基于FPGA的SPaceWire路由器设计

针对SpaceWire的应用需求,在对SpaceWire标准协议及其路由机制介绍的基础上,设计并实现了1种SpaceWire路由器.路由器以FPGA为核心,带有8个SpaceWire链路接口、2个USB总线接口以及1个Time_Code接口,采用Veribg HDL硬件描述语言设计开发SpaceWire路由器IP核.经...     

面向NoC多核芯片组的任务映射算法

片上网络（Network On Chip,NoC）是一种高效的片上互连技术。由于NoC的数据通讯具有并发、分离的特性,因此可以方便的在板级集成多块NoC多核芯片协同工作,构成NoC多核芯片组,快速提供更强大的处理能力。板级通讯的数据链路带宽远小于芯片内的带宽,因此必须尽力减小芯片间的数据通讯量。针对这一问题,提出一种面向NoC多核芯片组的任务映射算法。实验表明,该算法可以使芯片间的数据通讯量比初始映射降低24%,能显著提高系统性能。     

基于国产FPGA 的多源视频信号拼接系统设计

针对目前视频拼接技术存在动态视频数据速度慢、分辨率较低的问题,设计了一种能够将两路摄像头和两路高清晰 度多媒体接口(high definition multimedia interface,HDMI)输入的动态视频数据进行拼接处理的系统。系统以紫光同创公司 Pango logos系列现场可编程门阵列(field programmable gate array,FPGA)器件为核心,由时钟控制、寄存器配置、数据采集、 先进先出(first in first out,FIFO)数据存储控制、第3代双倍速率同步动态随机存储(double-data-rate 3 synchronous dynamic RAM,DDR3 SDRAM)等逻辑功能模块组成。设计实现了DDR3IP 核的读写控制、图像缩放及视频拼接算法,使用Inserter 和 Debugger 对主要功能模块进行了仿真测试,并进行了视频采集实验,结果表明,系统能够完成4路动态视频的拼接显示,分 辨率达到1920×1080,刷新速率为60 fps,占用的查找表(look up table,LUT)资源为18%。支持多种动态数据输入方式,具 有便携性好、帧率分辨率高、片上资源占用率低等特点,可用于动态视频拼接的应用场景。     

基于FPGA控制的复合型稳压源的研制

设计了一种基于FPGA控制的复合型稳压电源,详细分析了负载突变过程中输出电压的动态响应。给出了参数选择及设计过程,实验验证了输入电压及负载对输出电压的影响。实验结果证明了该控制方法的可行性和理论分析的正确性。     

基于FPGA的超声导波宽带激励源设计

超声导波检测效率高、距离远,逐渐成为焊缝缺陷检测的有效方法之一。目前国内的超声导波检测信号激励源通常将信号发生器和功率放大器组合使用,操作不方便且功率放大器价格昂贵,不能满足远距检测。为了克服其缺点,设计了一款基于FPGA的超声导波检测宽带激励源。该激励源的激励频率、脉冲周期数、脉冲检测均可根据不同的检测对象灵活可调。在50Ω负载上,激励源的功率放大器在250 kHz～4.5 MHz的激励频率范围内能够实现100 Vpp的输出幅值,可直接驱动压电换能器。软件部分使用Verilog语言设计了各硬件的驱动程序及与上位机的串口通信协议。经试验验证,搭配接收采集模块,激励源可实现500 mm长焊缝缺陷检测。模块体积小,性能可靠,具有一定的实用价值。     

基于FPGA的DVB-ASI设计

介绍了数字视频广播中利用XilinxFPGA实现异步串行接口(DVB-ASI)的设计,并讨论了DVB-ASI接收机和发射机的设计过程,它通常用来连接传输MPEG-2码流的数据转换设备,传输速率达270Mbps。该系统具有易于实现、成本低、应用广泛的特点。     

Galileo/GPS卫星导航模拟源的FPGA算法设计与实现

Galileo卫星导航系统各频段信号中引入了多种新兴调制方式，是新一代卫星导航系统典型代表。目前可见星数量有限，给深入探索带来了一些困难，故采用“上位机+FPGA+DSP”架构设计实现了Galileo+GPS卫星导航信号模拟源，着重研究卫星导航模拟源FPGA端的算法，完成了多普勒频移模拟、副载波生成、偏置载波调制、伪距信号生成的工作，解决了各模块信号对齐的关键技术，产生了Galileo E1 OS和GPS L1 C/A中频信号。利用硬件接收机对生成的信号进行接收验证，实验结果表明，接收机能正确捕获跟踪定位，定位坐标与预设坐标相符，证明了仿真信号的正确性。     

基于FPGA的DMA控制器设计

本文介绍了DMA的工作原理和读写操作过程,分析了DMA控制器设计中各子模块划分的功能,并列出了读写操作的功能仿真验证结果。实现了基于FPGA的DMA设计,并且应用在硬件压缩系统中。     

基于FPGA的电动机保护装置的设计

本设计在现场可编程门阵列 (FPGA)上 ,采用由顶向下 (Top -Down)的设计模式 ,通过VHDL语言和图形混合编程实现了电动机保护装置。     

基于FPGA的UART控制器设计

在数据通信、计算机网络以及分布式工业控制系统中,串行通信是用来交换数据和信息的常用方式。为了实现FPGA和上位机的串行通信,用硬件描述语言Verilog HDL编写程序,实现了在Xilinx公司的FPGA器件XC3S200内部嵌入UART控制器,并进行了Modelsim下的仿真和FPGA与PC机的通信测试,效果良好。该UART控制器用软件实现了UART内核、信号监测器、移位寄存器、波特率发生器、计数器、总线选择器等以前硬件芯片所实现的功能,节省了电路板面积,且工作稳定、可靠,可以灵活地嵌入到一些通信系统当中。     

基于FPGA的逻辑信号源的设计与实现

本文介绍了逻辑信号源的原理和系统组成.阐述了系统平台的硬件设计及主要单元模块的功能,并对FPGA内部程序设计的主要思想和数据流程作了较详细介绍.仿真结果表明,系统可以输出包括SPI、IIC、USB、RS232、CAN等协议在内的多种串行数字码流,以及并行的数字码流. 测试结果表明,系统可以满足各种数字激励需求的数字信号,它们可以生成所需的1和0的码流,测试计算机总线、微处理器IC设备和其他数字系统.     

基于FPGA的调频噪声信号源的设计

介绍了雷达上噪声干扰的一种宽带调频噪声信号源的设计。主要由基带噪声产生,噪声调制数字处理和噪声调制信号输出三部分组成。其中基带噪声产生和噪声调制信号输出部分属于模拟电路,噪声调制数字处理部分是由FPGA逻辑资源实现。测试结果表明,该方案设计的调频噪声信号源满足系统现阶段的研究要求,并达到项目要求的指标。     

基于注意力机制的FPGA布线拥塞预测

随着FPGA设计复杂性的不断增加,物理设计需要大量的优化迭代才能实现,布线拥塞影响芯片的面积及时延等性能指标,因此需要准确快速的预测并提前解决。提出一个FPGA布线拥塞预测模型CBAM-CGAN,模型在布局阶段提取特征合成学习图像,引入注意力机制学习增强图像各个特征通道的重要程度,提高布线拥塞的预测性能。实验结果表明,方法在布局阶段的布线拥塞预测取得了较好效果。相比于条件对抗生成网络模型,结构相似度平均值提高了0.89%,峰值信噪比平均值提高了1.37%,归一化均方根像素差平均值降低了3.8%,像素精度差平均值降低了0.06%,单张图像的预测时间约为0.1 s。实验数据证明了模型在FPGA布线拥塞的准确性和快速性。     

基于FPGA的微刺激器设计

微刺激器是一种通过对生物体内特定部位释放电流来达到一定刺激效果的医疗装置。其刺激效果与微刺激器所释放电流的参数有密切关系。为了能够在生物实验中寻找到刺激效果最佳的电流参数,论述了一种以FPGA为核心的微刺激器设计方案。这种微刺激器利用DDS技术,由FPGA芯片生成各种波形参数,其中频率、波形、幅值可控。结合数模转换电路和压控恒流源等外围电路,能够输出多种刺激电流,并且电流参数可调。介绍了这种微刺激器的原理和设计方案,并且进行了验证。应用这种微刺激器能够生成生物实验中所需要的双向脉冲波形。     

基于FPGA的数字射频存储器设计

数字射频存储器(DRFM)是电子对抗中的一个关键部件,它将雷达信号下变频后的信号进行采样保存,再延时转发出去,从而实现距离上的欺骗干扰.本文介绍了DRFM的基本原理,确定了目前的总体设计思想,并在此基础上,设计了一种基于现场可编程门阵列的方案,并对方案进行了详细的论证.另外,对方案的核心部分还进行了仿真,分析了系统的主要性能指标.这种方案的设计思想独到,采用器件先进,为进一步研制高性能的DRFM电路奠定了坚实的基础.     

基于FPGA的数据记录器数据源的研究与实现

随着合成孔径雷达的飞速发展,对于数据记录器速度的要求越来越高。在这种情况下,如何检验其性能,特别是存储的速率与误码率显得十分关键。基于此,提出了1种基于FPGA的数据记录器数据源系统的设计方案。其中,在硬件方面,对低电压差分信号(LVDS)传输方式、Spartan-3系列FPGA的功能模块,以及系统编程调试模块进行了介绍;在软件方面,通过利用Verilog语言中的有限状态机(FSM)设计方法对核心程序等进行了编写与说明。     

基于FPGA的设计继承方法

FPGA的正确性不单单由代码来确定,还需要FPGA开发工具完成整个设计流程后形成正确的电路才能保证设计的正确性.为提高FPGA在实际工程中的开发效率,引入后端工具指导布线法、布局布线工具设计保持法这两种设计方法,通过设计工具使关键信号或者未更改部分的电路布局布线信息继续保留,因此大大减少因部分模块更替对以通过充分测试部分的设计的影响.在工程实践过程中,后端工具指导布线法仅对布线约束控制在40条以下的工程效果较好,但流程较简单;布局布线工具设计保持法流程较复杂,但保持的布线数量可达成百上千条.两种方法各有优劣的地方,设计人员应根据不同的工程需求,选择合适的方法来实现设计继承,以提高调试效率.     

基于FPGA的波形发生器设计

利用Altera公司的EP2C8Q208为控制核心,以TLV5618为DA转换芯片,运用DDS基本原理,通过Quartus II和ModelSim软件编写波形发生器的每个单元模块和测试模块,利用数码管显示波形的种类和频率值,利用按键步进控制波形的频率大小,系统产生的8种波形包括4种常规波形、3种常见调制波形以及任意波形。实验表明,采用该设计系统稳定性高,可扩展性强,波形可以任意调整,降低了设计的成本。     

基于FPGA的单光子时间数字转换器设计

针对单光子计数器对高速飞行光子时间测量的高分辨率要求,传统的TDC在时间测量上存在误差较大的不足。本文设计了一种利用FPGA内部逻辑延迟单元Carry4级联构建延迟链的TDC。该方法首先使用子链平均的方式进行数据采样,避免数据“气泡”。其次,结合码密度测试和bin-by-bin校准将各级延迟单元宽度校准至接近均匀宽度,提高系统的测量精度。最后,通过Vivado软件仿真并烧录至ZYNQ7000进行板级测试,实验结果表明,该TDC能够在3 ns的动态时间范围内实现时间分辨率10.91 ps,差分非线性(DNL)范围为［-0.75, 1.01］LSB,积分非线性(INL)范围为［-1.74, 2.19］LSB。