一种授时守时板卡设计及实现

针对用时设备高精度时频信号需求,设计了一种基于卫星导航系统(GNSS)的铷钟授时守时板卡.板卡利用导航接收机授时秒脉冲(1PPS)长期稳定度高的特点,结合铷钟优良的短期稳定度和低漂移率特性,以接收机1PPS为基准对铷钟进行实时控制,进而生成高精度时频信号,对外提供高精度时频服务.当卫星信号丢失后,根据历史驯服数据调整铷钟频率实现高精度守时.测试结果表明,板卡授时精度优于20 ns,驯服期间瞬时频率准确度优于2×10-10,守时精度优于1μs/d.     

基于GPS授时的异地同步数据采集系统

基于GPS授时的异地同步数据采集系统用于对分处异地的数据采集设备进行精确同步.系统硬件主要包括GPS接收机、美国NI(National Instruments)公司生产的PXI工控机、PXI6608计数器/定时器和PXI4472数据采集卡,软件使用LabVIEW进行编程控制.该系统原理为通过GPS接收机对PXI6608计数器/定时器授时使其在某一时刻产生脉冲来触发PXI4472采集卡进行数据采集.实验证实了该系统精确的同步性能.     

基于FPGA和单片机的守时系统设计

介绍守时系统的重要作用及其发展现状,分析了守时系统发展过程中遇到的一些问题,设计了一个以GPS/北斗信号作为时标的守时系统。采用双恒温槽的恒温晶振MV180作为系统的输入时钟,使用单片机控制DAC7512对其频率进行调整。首先,系统对调整后的本地时钟信号进行分频处理,再与GPS/北斗接收到的标准秒信号进行比较,通过FPGA和单片机对分频后的信号进行相位的调整,最终输出标准秒脉冲信号,从而快速获得高精度的时间基准,并能在GPS/北斗失锁后对该信号进行保持,实现时间同步。     

基于GPS授时的多通道数据同步采集系统

针对异地多通道同步数据采集需要,设计并实现了一种基于GPS授时的多路数据采集系统;利用EP4CE10F17C8+UBLOX-6T+ADS8568+CYPRESS68013A的组合实现8路数据的同步采样及上传;系统内建两个高精度时钟,通过GPS秒脉冲校准,从而获得每个采样点的准确时间;以FPGA为核心,完成AD转换控制、数据组织和缓存、USB数据传输控制;基于VS2010应用程序完成数据的接收和处理;测试结果表明,该系统各模块设计合理,运行稳定,实时性高,具有较好推广价值。     

基于GPS的时间同步系统设计与实现

本文介绍了Jupiter GPS接收板及其提供的时间信息,利用Jupiter CPS接收板设计并实现了完整的自动授时时钟系统,可时本地时钟和计算机时钟进行自动和手动同步,时钟精度可达毫秒级.     

电力系统GPS同步授时装置设计与应用

设计了一种基于STC 12C5A32S2单片机的电力系统GPS同步授时时钟,并介绍了其工作原理;该GPS同步时钟与备用时钟一起为整个电力系统提供精确的时间信息,一分钟内可以完成定位,授时精度在微秒级;不仅具有较高的可靠性和实用性,而且能够满足电力系统对GPS授时的要求;最后对GPS同步时钟在电力系统自动化中输电线路行波故障测距、GPS的同步相量测量技术等功能中的应用进行了讨论.     

基于GPS/BD的高精度授时关键技术研究

针对以往卫星通信终端系统均有授时秒脉冲精度不高的问题,设计了为精密时间测试仪提供精确基准秒脉冲及授时信息的系统,充分利用高稳定性的GPS和高可靠性的BD组成的双系统冗余的设计思路,采用FPGA+DSP构架作为中央控制单元,结合双模授时无损切换技术、BNC占位及优化秒脉冲3个关键技术,为各种地面测控设备提供统一的时间基准,保证各测控设备之间在时间上高精度同步性;实验结果表明:该系统可以为时间间隔测量仪提供平均精度可达20ns的秒脉冲,可靠性高。     

基于VxWorks和FPGA的授时系统设计与实现

时间同步是海洋石油地震勘探中各系统协同工作的前提,同步精度直接影响着地震数据的精度。设计了一套基于嵌入式实时操作系统VxWorks和FPGA的授时系统,精度优于50us。该系统采用工控VME机箱作为各模块载体,基于GPS时间源和FPGA三级计时器进行精准时钟守护;软件基于VxWorks设计,详细介绍了基于SNTP协议的网络时间服务编程方法;同时基于GPIO设计了一套通讯协议实现软件模块和FPGA模块的通讯。该系统在中国海洋石油物探船上实际应用结果表明：授时精度满足海洋石油勘探的时间同步精度要求,长时间且稳定的提供时间服务满足可靠性要求。在不失实时性和精度的前提下,该系统采用了模块块化设计,良好的扩展能力,使之易于扩展出具有时间标定或时间服务的应用系统。     

基于FPGA的高精度同步时钟系统设计

介绍了精密时钟同步协议（PTP）的原理。本文精简了该协议,设计并实现了一种低成本、高精度的时钟同步系统方案。该方案中,本地时钟单元、时钟协议模块、发送缓冲、接收缓冲以及系统打时标等功能都在FPGA中实现。经过测试,该方案能够实现ns级同步精度。该方案成本低,并且易于扩展,非常适合局域网络时钟同步的应用领域。     

一种基于GPS的异地数据采集的改进同步方法及其实现

提出了基于GPS授时的同步数据采集系统改进方法.该方法预置采集开始时刻,利用GPS授时检测所产生的触发信号,用于同步各异地分布的数据采集装置.理论分析和仿真实验结果表明,上述方法可以达到微秒级的时间同步.     

基于FPGA与GPSP的时统设备研发

在系统设计中,高度集成的现场可编程门阵列可以通过编写软件的方法来实现硬件功能,具有电路简单、应用方便等优点。本文介绍了ALTERA公司的ACEX1K系列芯片,及其在基于GPS的时统设备中的应用。利用其ClockLock和ClockBoost电路保证了时钟脉冲延迟和相位差的减小、时钟倍频的实现。     

基于FPGA的GPS同步时钟装置的设计

在介绍了GPS同步时钟基本原理和FPGA特点的基础上,提出了一种基于FPGA的GPS同步时钟装置的设计方案,实现了高精度同步时间信号和同步脉冲的输出,以及GPS失步后秒脉冲的平滑切换,给出了详细设计过程和时序仿真结果。     

基于北斗/GPS的网络授时系统设计

针对电脑主机多采用BIOS内时钟而导致系统时间不精确的问题,提出一种基于北斗/GPS芯片的网络授时系统设计;该系统采用可编程逻辑器件(FPGA)作为主控芯片,接收北斗/GPS双模芯片提供的UTC时间码流,解码并通过网口发送到PC机上作为精准时间;同时多个设备间相互连接,实现多设备之间的数据传输,增强系统的稳定性和可靠性,传输速率可达100 Mbps;实验证明:北斗/GPS接收信号稳定,传输的时间信息准确,北斗/GPS所解时间信息误差不超过80 ns,设备与PC机100 Mbps传输速率误差在1~2 ms,系统稳定、可靠。     

基于PXI和FPGA的EAST中央定时系统的研制

中央定时系统在国家大科学工程EAST全超导托卡马克核聚变实验中发挥着重要的作用,它控制着EAST各子系统精准投入实验的时序,从而保证EAST聚变装置能够正常运行。通过对中央定时系统的需求分析,利用基于PXI的FPGA工业级硬件设备和虚拟仪器技术,实现了分布式EAST中央定时系统的研制;该系统能够提供频率范围从1Hz至80 MHz的参考时钟信号,并能产生从1ms至6872s延迟触发信号,其精度为10ns;中央定时系统已投入2010年秋季EAST放电实验运行,应用结果表明,该系统运行稳定可靠,精度高,达到了设计需求。     

基于FPGA的OFDM时频同步系统的设计与仿真

同步技术是OFDM中的一项关键技术.但由于无线信道的随机性,传统方法在门限设定上无法兼顾判断准确性和计算复杂度两方面性能.针对这一问题,提出了一种将相对门限和浮动门限相结合的同步判决方法,它能够在保持判断准确性的同时降低计算时的复杂度.此外,通过交叠计算训练序列相关值的方法来提高频偏估计精度.在此基础上,详细阐述了算法关键模块的电路结构和硬件实现.仿真结果表明该算法在多径信道环境下具有较高的时间同步和频偏估计精度,能够有效地降低硬件资源消耗,节省传输带宽.     

GPS/INS组合导航系统时间同步系统设计

为了说明高动态环境中时间同步对于组合导航系统的重要性,在Kalman滤波方程的基础上,推导了时间同步误差与Kalman滤波结果之间的定性关系.提出一种利用GPS接收机中1PPS(Pulse Per Second)信号作为同步标签的时间同步方法,将IMU中的数据加上精确的时间标签,从而达到时间同步的目的.全部时间同步功能由FPGA实现,利用Verilog HDL语言进行开发,整体硬件结构简单而且适用范围广.试验结果显示了这种时间同步设计可以明显减小滤波结果的估计误差,有效的提高了组合导航系统的定位精度.     

一种基于FPGA的抢答器设计

介绍一种基FPGA的抢答器设计,给出了顸层电路原理图和主模块的部分VHDL源程序。利用MAX＋PLUSⅡ开发平台完成了编译、仿真,并下载到EPF10K10LC84—4器件中进行测试。该抢答器不仅能实现互锁、自锁和倒计时功能,而且能用声音、数码管准确提示抢答的优先结果和犯规情况,具有广泛的应用前景。