基于FPGA的FIR数字滤波器设计与实现

简要介绍了FIR数字滤波器的结构特点和基本原理,提出基于FPGA和DSP Builder的FIR数字滤波器的基本设计流程和实现方案。在Matlab/Simulink环境下,采用DSP Builder模块搭建FIR模型,根据FDATool工具对FIR滤波器进行了设计,然后进行系统级仿真和ModelSim功能仿真,其仿真结果表明其数字滤波器的滤波效果良好。通过SignalCompiler把模型转换成VHDL语言加入到FPGA的硬件设计中,从QuartusⅡ软件中的虚拟逻辑分析工具SignalTapⅡ中得到数字滤波器实时的结果波形图,结果符合预期。     

基于DSP Builder的16阶FIR滤波器实现

现场可编程门阵列(FPGA)器件广泛用于数字信号处理领域,而使用VHDL或VeriiogHDL语言进行设计的难度较大.提出一种采用DSP Builder实现FIR滤波器的设计方案,按照Matlab/Simulink/DSP Builder/Modelsim/Quartus Ⅱ的设计流程,设计一个16阶的FIR低通滤波器,并完成了软硬件的仿真与验证.结果表明,该方法简单易行,可满足设计要求,它验证了采用DSP Builder实现滤波器设计的独特优势.     

基于Matlab的IIR数字滤波器的设计与实现

提出了一种采用Matlab的数字滤波器设计工具箱FDATOOL快速有效设计IIR数字滤波器的方法,可实时调整滤波器的参数从而使滤波器的设计达到最优。概述了FDATOOL的使用方法,采用DSP Builder建立了实现模型,给出了基于FPGA的IIR数字滤波器的实现流程,并且在最后使用Simulink进行仿真,给出了仿真波形。     

基于DSP Builder数字信号处理器的FPGA设计

针对使用硬件描述语言进行设计存在的问题,提出一种基于FPGA并采用DSP Buiider作为设计工具的数字信号处理器设计方法.并按照Matlab/Simulink/DSP Builder/Quartus Ⅱ设计流程,设计了一个12阶FIR低通数字滤波器,通过Quartus时序仿真及嵌入式逻辑分析仪SignalTap Ⅱ硬件测试对设计进行了验证.结果表明,所设计的FIR滤波器功能正确,性能良好.     

基于FPGA的16阶FIR数字滤波器的设计

本文是利用Altera提供的DSP Builder开发工具从Simulink模型自动生成VHDL代码的一种FPGA设计方法来实现一个16阶FIR数字低通滤波器,设计出的滤波器用于线性调制的相干解调中。通过对设计的电路进行验证和仿真,结果表明电路工作正确可靠,能满足设计要求。     

基于DSP Builder的FIR滤波器的设计与实现

现场可编程门阵列(FPGA)器件以其灵活的可配置特性,可以很好地解决并行性和速度问题而广泛应用于数字信号领域,但使用VHDL或VerilogHDL语言进行设计的难度较大.提出了一种采用DSP Builder实现有限冲激响应滤波器的设计方案,并以一个16阶低通FIR数字滤波器的实现为例,设计并完成软硬件仿真与验证.结果表明,该方法简单易行,能满足设计要求.     

从Simulink模型自动生成VHDL代码--基于DSP Builder的FPGA设计流程

介绍了基于Altera提供的DSP Builder开发工具从Simulink模型自动生成VHDL代码的一种新的FPGA设计流程，并基于此流程实现了一个7阶FIR数字低通滤波器。     

基于DSP Builder的14阶FIR滤波器的设计

数字滤波器在数字信号处理的各种应用中有着广泛的应用。数字滤波器既可以是有限长单脉冲响应(FIR)滤波器也可以是无限长单脉冲响应(IIR)滤波器。通过两者特点的比较,按照Matlab/Simulink/DSP Builder/QuartusⅡ的流程,设计了一个14阶的FIR滤波器,并进行了相关仿真,提出了一种在实际硬件中测试的方法,从而验证了采用DSP Builder实现滤波器设计的硬件化的独特优势。     

基于DSP Builder的16阶FIR低通滤波器设计

通过对语音信号特性进行分析,利用传统的数字处理方法进行算法推导,以Quartus Ⅱ、Matlab/simulink软件为基础,用Verilog HDL语言来实现FIR数字滤波器的仿真,并对DSP Builder和FPGA所设计出的FIR低通滤波器功能进行比较、仿真和分析,通过仿真结果验证该方案的可行性,对于以后FPGA滤波器的实现,具有一定的参考应用价值。     

基于FPGA技术的数字中频系统的设计

在数字中频的理论基础上,研究了数字中频的FPGA实现技术。包括NCO混频器、多速率信号处理(抽取和内插)模块、FIR滤波器模块在FPGA上的实现方式和结构。然后对数字中频系统中的各个模块利用MATLAB和DSP Builder进行了仿真,并使用QuartusⅡ编程实现。通过在软件上仿真数字中频系统,验证了本设计方案的正确性和可行性。     

基于现代DSP技术的QPSK调制器的设计

为了提高DSP系统的开发效率,引入了现代DSP技术,并由此设计了QPSK调制器.依据QPSK调制的基本原理,利用MATLAB/Simulink DSP Builder和QuartusⅡ搭建模型,在模块的形成方式上,采用DSP Builder中的模块代替VHDL编程,在同一平台上实现了系统建模和硬件实现的有机结合,然后利...     

基于Matlab的FIR带通滤波器设计及DSP实现

借助Matlab的FDATOOL滤波器设计分析软件,设计了一种FIR数字带通滤波器,并对一段含噪语音信号进行滤波。利用汇编语言编程,在DSP上实现了该滤波器。实验结果表明,该数字带通滤波器精确,稳定性好,易于移植,具有很强的实用性与灵活性。     

基于FPGA的数字滤波器的设计与实现

提出了一种采用Altera公司开发的DSP Builder技术实现数字滤波器的设计方案。以一个16阶低通FIR数字滤波器,并采用状态机控制采样信号作为滤波器的输入信号,通过生成的.bsf文件设计系统的顶层电路,设计并完成了在联星科技的NC EDA 2000C实验箱上滤波器的软硬件仿真与验证。结果表明,电路工作正确可靠,能满足设计要求。     

一种基于FPGA的双音多频信号设计

论述了基于FPGA的双音多频信号(DTMF)的产生和检测过程。用VHDL编程实现了信号产生设计。然后,分别描述了两种检测方法,第一种是用VHDL编程和滤波器方法,介绍了使用Matlab来设计滤波器的过程;第二种是用较新的Matlab/DSP Builder方法,其中调用了FFT IP核,结合状态机来实现频率检测,并给出了实际的电路图。     

LMS自适应滤波器FPGA实现的新方法

针对用数字信号处理器(DSP)实现的自适应滤波器处理速度低、抗干扰性差和编写底层HDL代码用现场可编程门阵列FPGA实现开发效率低的缺点,该文利用最新DSP Builder工具建立了基于最小均方误差(LMS)算法的8阶二进制频移键控(2FSK)信号去噪自适应滤波器的模型,在EPF10K100EQC208-1器件上设计出了处理速度为36.63 MHz的8阶自适应滤波器,其速度是通过编写底层VHDL代码设计的自适应滤波器7倍,是采用DSP通用处理器TMS320C54X设计的自适应滤波器的25倍。     

Matlab／Simulink到VHDL代码的转换研究及其实验配置

讨论了由Mattab／Simutink生成VHDL代码的原理。详细论述了从Simulink模型顶层系统设计、IP核配置到到VHDL语言自动转换、综合、适配与时序仿真的结构与流程。介绍了利用Xilinx的System Generator及Altera的DSP Builder将Simulink模型转换为VHDL代码的方法，对算法实现过程中需注意的问题进行了说明。提出了基于最新版本的完整实验室软硬件配置方案。利用Xilinx Blockset的Mcode模块设计一个带延迟的复数乘法器并进行了软硬件的仿真测试。     

基于DSP Builder的数字AGC设计

数字AGC(自动增益控制)是数字中频接收中的重要辅助电路。数字中频接收机中设置AGC的目的,在于使接收机的增益随着信号的强弱进行调整,或者保持接收机的输出恒定在一定范围。通过利用数字AGC技术。采用Matlab/Simulink基于模型的设计方法,算法设计和仿真使用基于Simulink的数字信号处理模型库DSPBuilder,通过硬件在回路仿真,在FPGA中实现数字AGC,下载验证结果与仿真结果到达一致。