新型非易失性存储器架构的缓存优化方法综述

集存储与计算于一身的快速低功耗存内计算架构,突破了存储与计算分离的传统冯·诺依曼体系,解决了限制处理器算力的“内存墙”问题,成为新型计算架构的研究热点. 存内计算的基础器件包括高速且工艺成熟的静态随机存取存储器（static RAM,SRAM）、低功耗高响应且非易失的忆阻器（memristor）、高密度低静态功耗非易失的磁性随机存取存储器（magnetic RAM,MRAM）. 研究者们基于上述器件完成大量存内计算研究,但是关于这些存内计算架构全面且系统总结的文献综述仍然缺失. 首先从SRAM、忆阻器、MRAM方向出发概述了不同器件的存内计算原理、当前存内计算架构发展状况和实际应用场景等. 然后针对当前存内计算架构存在的各种问题和挑战给出了现有解决方案和未来解决方向. 最后对基于以上器件的存内计算研究重点进行了总结并概述了目前的研究短板、展望未来的发展方向.

     

基于非易失性存储器的存储引擎性能优化

非易失性存储器具有接近内存的读写速度,可利用其替换传统的存储设备,从而提升存储引擎的性能。但是,传统的存储引擎通常使用通用块接口读写数据,导致了较长的 I/O 软件栈,增加了软件层的读写延迟,进而限制了非易失性存储器的性能优势。针对这一问题,该文以 Ceph 大数据存储系统为基础,研究设计了基于非易失性存储器的新型存储引擎 NVMStore,通过内存映射的方式访问存储设备,根据非易失性存储器的字节可寻址和数据持久化特性,优化数据读写流程,从而减小数据写放大以及软件栈的开销。实验结果表明,与使用非易失性存储器的传统存储引擎相比,NVMStore能够显著提升 Ceph 的小块数据读写性能。     

基于相变存储器的存储技术研究综述

以数据为中心的大数据技术给计算机存储系统带来了机遇和挑战.传统的基于动态随机存储器(DRAM)器件的内存面临工艺尺寸缩小至2X nm及以下所带来的系统稳定性、数据可靠性等问题;相变存储器(PCM)具有非易失性、存储密度高、功耗低、抗辐射干扰等优点,且读写性能接近DRAM,是未来最有可能取代DRAM的非易失存储器,它为存储系统的研究和设计提供了新的解决方案.文中在归纳相变存储器器件发展和研究现状的基础上,对相变存储器在系统级的应用方式和面临的问题进行了比较和分析,研究了基于相变存储器的内存技术和外存技术,分析了当前在PCM的寿命、写性能、延迟、功耗等方面所提出的解决方案,指出了现有方案的优势和面临的缺陷,并探讨了未来的研究方向,为该领域在今后的发展提供了一定的参考.     

基于重用信息的非易失性缓存动态旁路策略

非易失性存储器具有能耗低、可扩展性强和存储密度大等优势,可替代传统静态随机存取存储器作为片上缓存,但其写操作的能耗及延迟较高,在大规模应用前需优化写性能.提出一种基于缓存块重用信息的动态旁路策略,用于优化非易失性存储器的缓存性能.分析测试程序访问最后一级缓存(LLC)时的重用特征,根据缓存块的重用信息动态预测相应的写操...     

X系列非易失性数字电位器及应用

介绍Ｘ系列数字电位器的结构、功能、控制方法和应用电路。     

非易失性存储器数据掉电保护的硬件解决方案

对安全芯片非易失性存储器(NVM)的数据掉电保护原理进行分析。考虑到软件的处理速度不能满足安全芯片对数据存储的性能要求等因素,提出一种以硬件方式实现的NVM数据掉电保护的解决方案。该方案采用乒乓结构,将两块同样大小的Flash空间轮流作为目标区和备份区,每次更新完成后需要对备份标志及备份次数进行更新。如果更新过程中芯片发生掉电,再次上电后通过比较两块区域的备份标志以及备份次数,就可以判断出哪块区域的数据是有效的。该方案不但能保证安全芯片非易失性存储器(NVM)的数据掉电不丢,而且能提高NVM数据更新的性能。     

飞思卡尔扩展MRAM产品系列引领非易失性存储器的未来

经常有人将磁阻RAM(MRAM,Magnetoresistive Random Access Memory)称作是非易失性存储器(NVRAM, Non-Volatile RAM)未来的关键性技术.作为一项非易失性存储器技术,MRAM是可以在掉电时保留数据,并且不需要定期刷新.MRAM利用磁性材料和传统的硅电路在单个器件中提供了SRAM的高速度和闪存的非易失性,它的寿命几乎是没有限制的.MRAM器件可以用于高速缓冲器、配置内存,以及其他要求高速、耐用和非易失性的商业应用.     

基于非易失存储器的事务存储系统综述

随着非易失存储器的出现和广泛使用,存储体系结构正在发生根本改变.传统数据库系统与文件系统事务处理技术大多基于磁盘设备,设计之初并未考虑非易失存储器特性.为了充分利用非易失存储器特性,缩小计算机系统的I/O性能与CPU处理性能之间的差距,基于非易失存储器的事务存储系统与技术成为了研究热点.首先讨论了软件层事务处理技术的现状,分别介绍了传统数据库系统与文件系统事务处理常用技术;然后依据闪存和相变内存进行划分,对现有基于非易失存储器的事务存储系统与技术进行了讨论;最后给出了基于非易失存储器的事务存储系统研究展望.在基于闪存的事务存储相关研究中,首先分析了使用传统设备接口闪存设备加速事务处理的系统设计,然后重点分析了基于专用事务接口的事务闪存存储系统研究,并对基于闪存的事务存储系统不同研究进行了比较.在基于相变内存的事务存储相关研究中,分别分析并比较了相变内存在主存环境和外存环境提供事务处理的技术,重点讨论了日志与缓存融合技术、细粒度日志技术等关键问题.     

Ramtron推出2Mb串口非易失性F—RAM存储器

Ramtron International Corporation（简称Ramtron）推出2Mb高性能串VIF—RAM器件FM25V20。该器件是Ramtron公司V系列F—RAM存储器中的一员,具有2．0～3．6V的宽工作电压范围。FM25V20具有快速访问、无延迟（NoDelay）写入、几乎无限的读／写次数（1e14）及低功耗特性。     

多核处理器非一致Cache体系结构延迟优化技术研究综述

非一致Cache体系结构(non-uniform cache architecture,NUCA)为解决多核处理器(chip multi-processor)存储墙难题提供了新的设计思路.重点关注面向CMP的NUCA延迟优化技术,在介绍若干典型NUCA模型的基础上,分析大容量Cache环境下共享/私有机制中的延迟-容量权衡问题,讨论映射、迁移、复制和搜索等数据管理机制在多核环境下的优缺点.最后,针对基于片上网络(network-on-chip,NoC)互连结构的可扩展CMP体系结构,从NUCA模型优化、数据管理和一致性维护机制3个方面讨论和预测未来CMP NUCA延迟优化领域的发展趋势及面临的挑战性问题.     

Case Studies on Cache Performance and Optimization of Programs with Unit Strides

Cache performance in modern computers is important for program efficiency. A cache is thrashing if a significant amount of time is spent moving data between the memory and the cache. This paper presents two cache thrashing examples, one in scientific computing and one in image processing, both of which involve several one-dimensional arrays that are accessed sequentially, i.e., with unit strides. Accessing arrays in unit strides was considered very efficient on cache-based computer systems. However, the existence of cache thrashing is demonstrated by significant increases in computing speed in the equivalent programs tuned for cache locality. This shows that accessing several arrays sequentially may cause cache thrashing. Thus, to improve cache performance, it is important that the compiler or the programmer takes all arrays inside a loop into consideration. © 1997 by John Wiley & Sons, Ltd.     

支持内存数据库索引缓存优化的CST树的设计与实现

针对目前内存数据库中索引缓存失配的问题,在分析了现有内存数据库索引结构基础上,提出了一种缓存敏感T树（CST树）的索引数据结构,详细数据结构描述和操作算法也已给出。通过CST树的缓存次数分析和进行查询、插入等操作性能测试,结果表明CST树能有效减少缓存敏感次数,并且在数据量较小时,CST树的插入、删除速度比T树略慢,而查询速度比T树要快。在数据量较大时,CST树的插入、删除、查询效率都比T树要高。     

一种高安全性的新型存储体系

通过在CPU的内部总线和相关寄存器中增加1位安全位,并且在计算机的整个存储体系中实现对该安全位的存取就可实现计算机的高安全性,也就是说CPU的内部总线是65位,以此来有效地防止计算机病毒及其他非法入侵活动的破坏．然而,为了保持硬件兼容性,必须严格遵循计算机工业界的系列标准和规范．就此提出了一套新型存储方案,通过采用一系列措施来实现对64位数据和1位安全位的存取．     

一种支持大页的层次化DRAMNVM混合内存系统

随着大数据应用的涌现,计算机系统需要更大容量的内存以满足大数据处理的高时效性需求.新型非易失性存储器(non-volatile memory,NVM)结合传统动态随机存储器(dynamic random access memory, DRAM)组成的混合内存系统具有内存容量大、功耗低的优势,因而得到了广泛关注.大数据应用同时也面临着旁路转换缓冲器(translation lookaside buffer, TLB)缺失率过高的性能瓶颈.大页可以有效降低TLB缺失率,然而,在混合内存中支持大页面临着大页迁移开销过大的问题.因此,设计了一种支持大页和大容量缓存的层次化混合内存系统：DRAM和NVM分别使用4KB和2MB粒度的页面分别进行管理,同时在DRAM和NVM之间实现直接映射.设计了基于访存频率的DRAM缓存数据过滤机制,减轻了带宽压力.提出了基于内存实时信息的动态热度阈值调整策略,灵活适应应用访存特征的变化.实验显示：与使用大页的全NVM内存系统和缓存热页(caching hot page, CHOP)系统相比平均有69.9%和15.2%的性能提升,而与使用大页的全DRAM内存系统相比平均只有8.8%的性能差距.     

指令优化设计与指令缓存结构相互关系的研究

传统的指令优化方法通常不考虑调整指令高速缓存的硬件体系结构,只能得到局部优化结果.本文以实验的方法研究了指令优化设计和指令缓存配置之间的关系,通过实现程序指令优化并在不同指令缓存配置的平台上运行优化前后的程序,对比缓存缺失率,为进一步提高指令缓存性能提供了重要参考.实验结果表明指令缓存配置对指令优化的性能有极大的影响,在系统设计阶段同时考虑指令优化和指令缓存结构将能大幅度地改进指令缓存的性能.     

联想存储器技术评述

本文对目前日益受到人们关注的联想存储器的机理、体系结构和发展前景进行综合性的评述。指出它在新技术发展中所处的地位和作用。     

基于多层架构的 WebGIS 瓦片加载模式磁

论文探讨了WebGIS应用中瓦片地图的加载方式,提出了一种地图加载的方法,该方法能解决传统加载方法存在的地图浏览时边缘白边,服务器负载大等问题。该方法综合内存LRU调用算法、浏览器缓存机制和异步调用技术,是一种多层架构模式的优化方法,并给出了该架构模式的实现策略与步骤,为封装功能更强、用户体验更好的WebGIS组件提供了技术理论依据。