PNG的硬件解码加速设计

讨论PNG图像解码的硬件实现方法,针对PNG文件的图像数据使用的LZ77和Huffman两种无损压缩算法,提出一种补充码表的方法实现快速的硬件解码,并采用较优的软硬件协调机制,在节省功耗的前提下实现PNG硬件解码的加速设计.该设计经Modelsim 6.3仿真测试和Matlab工具比较验证,证明可以完全无失真地恢复PNG图像.     

PNG图像解码中高速Huffman解码器的设计

改变以往PNG图像中Huffman解码器的软件实现方式,将PNG图像中Huffman解码器用硬件实现,加速PNG图像解码.研究了Huffman解码器在专用集成电路中的实现问题,以PNG图像中的Huffman解码为研究对象,在研究码表的特点和压缩数据的基础上设计出高速的Huffman解码电路.实现的Huffman硬件解码器经EDA工具测试和MATLAB验证,可以完全无失真地解码PNG图像.     

GIF图像硬件解码的低功耗设计

针对GIF图像数据使用的可变长度编码的LZW压缩算法,讨论了GIF图像解码的硬件实现方法,在硬件设计中通过减少读写RAM的次数来降低解码功耗.实现的GIF图像硬件解码器经EDA工具测试和MATLAB验证.可以完全无失真地解码GIF图像.     

基于FPGA图像分块解码的系统设计

讨论了一种硬件实现卫星图像高速解码的系统设计方案。采用图像分块解码的方式,使用现场可编程门阵列（FPGA,Field Programmable Gate Array）的IP核实现片内缓存,减少了外挂RAM,降低了设计的复杂度。利用异步FIFO可以同时读写的特性,实现了码流检测与解码同时进行,并通过多路并行和流水线操作对图像码流进行高速解码。整个设计采用VHDL对算法完成建模和实现,仿真和综合结果表明该方案占用的硬件资源少,解码速度快,实现了图像码流解码的实时性和准确性,而且可移植性强,可以应用到图像处理的很多领域。     

JPEG解码器IP核的设计与实现

介绍了基于静止图像压缩标准JPEG解码器IP核的设计与实现.设计采用适于硬件实现的IDCT算法结构,通过增加运算并行度和流水线技术相结合的方法以提高处理速度.根据Huffman码流特点,采用新的Huffman并行解码硬件实现结构,用简单的算术运算代替复杂的配对模式,解码速度快,硬件成本低.该IP核可方便地集成到诸如数码...     

霍夫曼解码器的设计及在MP3解码中的应用

变长编码技术(VLC)是在图像、视频和音频数据压缩中应用的一项主要技术。本文主要讨论一种主要的变长编码技术——霍夫曼编码及其解码器的硬件实现方法。作为MP5解码器中一个重要的模块,霍夫曼解码器的实现方法关系到整个芯片的实时解码目标能否实现。我们采用平行解码的方式来实现设计,利用查找表(LUT)的方式在较短的时钟周期内完成一个码字的解码。     

MP3／AAC解码器中Huffman硬件加速器设计与实现

Huffman解码是感知音频解码过程的重要部分。软件实现Huffman解码运算,计算速度慢、功耗高,采用硬件实现的方法,设计并实现了一个兼容MP3与AAC标准的Huffman解码硬件加速器。采用十六叉树搜索算法．在存储空间增加不大的情况下,有效减少了Huffman码字的搜索深度,简化寻址操作,加快了搜索速度。通过直接外设访问的接口设计,该硬件加速器还可快速进行音频码流的数据读取。在XilinixFPGA上的功能和性能验证表明。该Huffman硬件加速器可成功应用于MP3和AAC解码器。     

H．264高清视频解码器中参考数据的获取及其硬件实现

提出了一种在H.264高清视频解码芯片设计中读取参考图像数据并用于运动预测的硬件实现方法。硬件设计是基于块尺寸可变的运动预测，根据一种确定的参考图像存储方式，在得到当前块的所有运动预测信息后，实现了运动预测中用于插值运算的参考数据的快速获取，并尽可能节省访问外部RAM的次数与时钟周期，以满足整个设计工程的需要。     

MPEG-4的解码系统硬件电路设计

随着视频压缩编码技术和图像采集技术的发展,视频处理的网络带宽也在不断增加.MPEG4具有优越的压缩性能和图像效果,日益成为人们关注的焦点.给出一种基于Vweb公司的Vw2010的MPEG4视频解码系统的解决方案.简单介绍Vw2010工作原理,配置方法.研究结果表明,提出的关于MPEG4传输流播放设计方案是切实可行的.设计了一套基于Vw2010硬件可以实现的MPEG4解码系统.     

基于MIPI接口的双通道并行解码方案研究

通过研究传统便携式条码采集器的解码方案的实现方式,发现原有的解码方案都有其局限性,为了能有效发挥系统优势,更快、更灵活的满足解码需求,通过使用新大陆研发的硬件解码芯片0399及android系统中MIPI接口一对多功能,设计了软硬双通道并行解码方案.实现了使用同一图像传感器芯片采集条码,软硬双通道同时并行解码,取得了很好的应用效果,有广泛的应用前景.     

H.264指数哥伦布码解码部件的硬件设计和实现

提出了一种针对H.264视频编码标准的变长码-指数哥伦布码解码的硬件设计结构,对传统的桶形移位器进行优化,主要采用基于PLA的并行解码算法以达到实时解码,同时辅助使用串行解码算法降低硬件资源消耗,保证在能够对符合H.264标准baseline Profile的码流实时解码的基础上优化了电路资源,给出实现该硬件结构对应的FPGA仿真结果及其ASIC硬件规模.     

基于AVS解码芯片DS1000的IPTV机顶盒设计

介绍了一种基于AVS解码芯片DSl000的IPIV机顶盒的设计和实现.硬件方面结合Broadeom公司IPTV专用处理器进行音频解码和电视信号的输出处理.软件方面采用嵌入式Linux操作系统.底层采用基于字符设备的驱动支持,遵循DS1000的解码处理流程可以高效流畅地的实现AVS流媒体的直播解码和良好的用户界面.     

嵌入式AU1200无线车载终端播放器设计实现

设计和实现了基于Alchemy AU1200嵌入式无线车载终端播放器.采用嵌入式技术,利用AU1200的媒体加速引擎(MAE)对多媒体文件进行硬件解码,再将硬件解码后的数据通过MAI Engine对MAI中的文件读取、解复用、解码等函数的调用进行软件解码,从而实现包括MPEG1,MPEG2,MPEG3,MPEG4等格式的多媒体文件的播放.这样的实现方法的特点在于省去了外部DSP电路,大大地简化了软件设计,同时也节省了CPU的开销.     

基于ARM ESL的AVS亮度插值的软硬件协同的研究

提出一种基于ARM ESL平台的软硬件协同的设计方法,并进行了整个AVS解码系统的设计和仿真验证.在具体的软硬件划分中,通过采用硬件加速AVS亮度插值模块,合并了二分与四分之一亮度插值的软件算法, 并用DMA控制器改进插值的硬件结构,从而改善了系统的整体性能.实验中比较十帧720x576的AVS解码图像在原始纯软件环境,同软硬件协同系统的仿真结果.仿真结果说明新的AVS解码系统的体系结构提高了AVS解码系统的整体性能,为AVS系统的软硬件协同设计提供了有益的参照.     

基于Nios Ⅱ的高速图像采集系统的设计

研究了一种基于SOPC技术的嵌入式高速图像采集控制系统的设计方案.该系统通过在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现其主要硬件电路,并结合系统的软件设计来控制高速多功能视频解码芯片ADV7181和编码芯片ADV7123实现了图像的高速A/D、D/A转换、存储和回放等功能.由于采用了SOPC和DMA控制技术,该系统具有设计灵活、图像处理速度快和扩展性好等优点.     

高效的H．264指数哥伦布解码器设计

H．264视频压缩标准凭借高压缩比和较好的图像质量，已经作为一种新型的标准被广泛接受。由于H.264的解码复杂度很高，软件实现难以满足实时性的要求，所以需要采用硬件解码。本文提出了一种针对H．264视频编码标准的可变长指数哥伦布码解码的硬件设计结构，给出了一种系统解码时间消耗与系统资源占用较少的硬件设计方案，最后给出了设计最终的仿真以及后端设计的结果。     

AVS中可变长解码器的硬件设计

AVS是我国自主制定的音视频编码技术标准。简要介绍AVS标准视频压缩部分的特点,重点研究AVS可变长熵解码的原理和技术方法并进行优化,主要采用并行解码结构以达到实时解码。在此基础上提出了一种针对AVS视频编码标准的变长码——指数哥伦布码解码的硬件设计结构,最后给出实现该硬件结构对应FPGA实验仿真结果。     

基于ATmega128的LED屏图像数据解码设计

针对目前对全彩LED显示屏图像数据的处理需依赖计算机的情况,提出利用ATmega128单片机实现JPEG图像解码的方法,并利用此方法实现了通过GPRS网络对全彩LED显示屏图像数据的远程传输.针对ATmega128的资源和性能特点,对JPEG解码进行了可行性分析.重点论述Huffman解码、IDCT解码和图像缩放的优化算法在ATmega128单片机上的实现.由于图像的处理在单片机上实现,降低了产品的成本,具有较强地生产实用性.     

标清数字电视图像截取引擎IP核的设计与实现

介绍了标清数字电视中视频图像截取的一种硬件结构及其实现,重点分析了视频图像截取过程中的压缩算法以及实现.着重介绍了Bresenham算法在图像压缩模块中的实现.该图像截取引擎可以为数字电视机顶盒、DVD解码等提供视频图像压缩截取功能.     

基于SoPC的高速图像采集模块的设计

研究了一种基于SoPC技术的嵌入式高速图像采集控制模块的设计方案。该模块通过在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现其主要硬件电路,并结合系统的软件设计来控制高速多功能视频解码芯片ADV 7181和SDRAM。实现了图像的高速A/D转换、存储等功能。由于采用SoPC和DMA控制技术,该模块具有设计灵活、图像采集速度快和扩展性好等优点。