CMOS CAM存储单元的优化设计

对采用华晶１．０μｍ ＣＭＯＳ工艺设计的ＣＡＭ存储单元的结构，工作原理和主要参数进行了分析。     

基于层次化验证平台的存储器控制器功能验证

文中描述了一种基于层次化的验证平台存储器控制器功能验证方法.根据VMM(Verification Methodokgy Manual)验证方法学构建的一个层次性的验证平台,它易于维护并且具有很好的灵活性和可重用性.文中中的覆盖率模型是采用分类树方法构建.采用分类树方法不仅易于提取完整的被测功能点,而且可以使从规范到Sys-temVerilog语言描述的转换变得更加容易,从而大大提高了验证的效率和缩短了验证时间.该方法也同样适合于片上系统(SoC)的验证.     

基于FPGA的在线可写CAM存储器设计

简述了CAM存储器(Content Addressable Memory)的主要应用,讨论了采用可编程器件FPGA设计CAM的一般方法和优缺点,针对FPGA设计的CAM不易在线写入的问题,提出了利用FPGA中查找表LUT设计存储单元,实现CAM内容在线可写的新方法。详细论述了基于Xilinx公司最新FPGA设计实现在线可写CAM的技术,通过设计实例验证了方法的实用性,分析了资源消耗和访问速度,表明该方法设计的CAM资源利用率较高、访问速度快、设计方法容易、易于扩展,能够满足内容在线可写的应用要求。     

用FPGA实现较大规模的CAM

介绍了一种利用Xilinx公司FPGA中分布式RAM来实现 10 2 4× 2 8bitCAM的方法。该方法有效利用了FPGA中的资源 ,使得在FPGA中构造较大规模CAM成为可能。使用该方法构造的CAM具有灵活方便、扩展性强、工作时钟频率高、写入需 1个时钟周期、查询需 18个时钟周期等特性。针对该CAM查询周期较长的缺点 ,在ATM应用中 ,提出一种对ATMheader进行预处理来提高CAM利用率的方法 ,使该CAM实现 5 0 0万次 /s查表操作。     

一种通用SDRAM控制器的设计

本文介绍了SDRAM存储器的特点及工作原理，重点介绍了一种通用SDRAM控制器软核的Verilog设计，并给出了该软核的实际应用结果。     

DMA控制器的设计与仿真

文章介绍了DSP SM9966中的双通道DMA控制器的主要功能和电路结构，给出了主要电路的实现方法，并引入存储器模型，举例说明了对其进行逻辑仿真的基本方法。     

流水彩灯控制器

流水彩灯控制器李岳（海军三七二一六部队）节日期间，有的单位要在建筑物上悬挂彩灯。若能自制彩灯闪亮控制器，不仅花费少得多，而且闪光速度、彩灯路数均可自行确定。现介绍一种控制电路。它已使用了两年，采用三路彩灯（红、绿、蓝），流水效果不错。工作原理电路如下...     

基于FPGA的SDRAM控制器设计

SDRAM是一种大容量、高速度的动态存储器，在电子设计领域应用很广泛。本文介绍了在雷达光栅显示系统中，应用SDRAM作为视频存储器时，采用FPGA实现控制电路的过程．     

基于FPGA的SDRAM控制器设计

介绍了SDRAM的结构和控制时序特点，以及基于FPGA的SDRAM控制嚣设计的关键技术，并引入仲裁机制，从而实现了快速高效地控制SDRAM。     

一种带Cache加速的HyperRAM控制器设计与验证

针对目前可穿戴设备上对存储设备性能要求高、体积小、功耗低等问题,在FPGA上实现了一款可拓展的高性能HyperRAM控制器,并引入Cache缓存加速设计,以提高对频繁访问数据的命中率和优化存储器访问模式,实现更高速的数据传输和优化的系统性能。运用UVM验证方法学和FPGA进行验证,结果表明,带有Cache缓存的HyperRAM控制器相较于普通HyperRAM,在读写连续地址时性能提高61%,并具有较好的可靠性与有效性,可为嵌入式系统提供高效、灵活的存储器解决方案。     

基于FPGA的SDRAM控制器的设计和实现

为扩展TS-101处理器的外部SDRAM存储空间,提出一种基于FPGA的SDRAM控制器的实现方法。分析了所用SDRAM的特点、原理,介绍了SDRAM控制器的组成框图及各模块功能,给出了读写SDRAM的时序图以及SDRAM存储板的性能参数。FPGA中采用了模块化设计方式,该设计将TS-101处理器的外部SDRAM存储空间扩展至512Mbyte。     

基于CAM的LZW硬件实现方法

基于工程实践的要求,需要将数据压缩后进行远程传输。本文介绍了一种LZW算法,同时对理论算法进行改进,运用了数据结构中的链表结构,使其适合在硬件资源上得以实现。为了提高码表搜索的速度,最终设计出一种以FPGA为硬件资源基于地址查询的查找表,使其压缩算法应用于工程实践。     

基于NiosII的液晶屏控制器SOPC设计

为实现TFT-LCD显示控制器的SOPC-IP设计,选择FPGA-EP4CE6F17C8作为设计验证平台,采用verilog语言,针对全彩AT070TN84TFT-LCD,由Nios II软核处理器、SDRAM控制器、JTAG UART、LCD控制器、Avalon总线等组成TFT-LCD控制器。以Nios II软核处理器为核心,各IP核(如SDRAM控制器、TFT-LCD控制器等)通过Avalon总线相连接到Nios II上,并通过Avalon总线接口模块、DMA模块、FIFO模块和时序产生模块完成了TFT-LCD控制器IP核设计,实现800×480分辨率,16bit颜色深度的彩色图形显示控制。显示实验运行稳定,图像清晰,色彩丰富,无闪屏、错行等现象,视觉效果良好,设计具有良好的可配置性、复用性和移植性。实践证明该设计行之有效。文中给出了控制器的设计原理、实现方法、仿真与实验过程的同时,重点讲述与控制器IP核相关的各设计环节。     

以DRAM技术为基础的三进制的CAM存储器改进了网络搜寻引擎

Mosaid Technologies公司（位于加拿大安大略省的Otawa）成功地开发了一种新型的网络搜寻引擎,该引擎采用了高性能的三进制的CAM存储器。此项CAM存储器又是在DRAM技术的基础上开发的。该公司的IC级嵌入式DRAM工艺技术,结合了逻辑线路工艺和DRAM工艺技术形成了一项统一的新工艺。它采用的以DRAM技术为基础的三     

逆变器重复控制器设计与仿真

针对实际应用给出了重复控制器内模、补偿器以及周期延迟环节的优化设计方法,推导出了重复控制器的稳定性判断条件和收敛指数。基于3 kVA逆变器硬件和控制参数设计了重复控制器,给出了重复控制器各关键参数的设计过程,并进一步基于重复控制器稳定性判断条件对设计结果进行了稳定性验证。利用Matlab软件对设计结果进行了验证,仿真结果表明在逆变器控制中添加重复控制器后,能明显降低逆变器带非线性负载时输出电压的总谐波失真度值。     

基于Nios II数据采集模块控制器的设计

为实现基于Nios Ⅱ图像识别系统的软硬件协同图像识别,基于可编程片上系统(SOPC)最新技术,结合图像识别系统的设计原理,给出了该系统中Avalon总线外设数据采集控制器的设计方法。该方法解决了系统中硬件和软件对同步动态随机存储器(SDRAM)访问冲突的问题,从而达到了软硬件协同处理图像的目的,对图像处理的速度和灵活性都有改进。实际操作表明该方法亦适用于其他存在同类问题的系统中。     

DDR2 SDRAM控制器的设计及FPGA验证

根据DDR2SDRAM的技术规范,介绍了DDR2的基本特征和工作原理,提出了一种DDR2控制器的设计方法,详述了DDR2控制器的工作原理和功能结构,并在FPGA上验证了设计的正确性。     

ForCES结构IP路由器中控制器的研究与实现

当今IP路由器的一个发展趋势是控制器（Control Element,CE）与转发器（Forwarding Element,FE）的分离（Forwarding and Control Element Separation）.基于控制器和转发器分离的IP路由器比传统模式的IP路由器具有更高的可配置性和灵活性,更容易满足新业务对网络提出的新要求,从根本上解决IP路由器的QoS问题.控制器在IP路由器中至关重要,他通过向转发器发送控制消息来控制整个路由器的动作,并且及时反映转发器的属性信息.对基于ForCES（Forwarding and Control Element Separation）结构的IP路由器中控制器进行了研究与实现,重点介绍网络件（Network Element,NE）信息描述的实现原理和逻辑功能块（Logical Function Block,LFB）拓扑结构图形化显示的实现原理,最后给出了测试结果.     

具有人机交互界面的步进电机控制器设计

为便于工业应用,设计了具有人机交互界面的步进电机控制器。该控制器具有独立的编程指令。用户可通过PC机运行的程序编译软件完成应用程序的编写、自定义图像的选取及寄存器参数的设置。程序编译软件将上述信息通过串行总线传送给步进电机控制器,并保存在非易失性存储器中。步进电机控制器读取、解译并执行应用程序。该系统中配置有液晶显示器,实时显示操作信息;同时配有键盘,便于用户在工业现场修改应用程序或寄存器参数。整个系统以片上外设丰富的Cortex-M3核ARM芯片为核心,对系统指令、人机交互键盘、非易失性存储及LCD显示模块的设计进行了详细分析,并给出了系统设计显示结果。结果显示:LCD显示信息与用户按键命令同步,非易失性模块数据存储可靠,系统运行结果良好。     

一种DDR SDRAM控制器设计

在分析DDR SDRAM基本操作原理的基础上,提出了一个基于FPGA的DDR SDRAM控制器的设计,实现了DDRSDRAM读写时序控制,并给出实现结果.