1973年国际电子器件会议摘讯

美国贝尔实验室研制的1024单元P 沟道MOS随机存储器(MOS RAM)(Electronics.Dec.18,1972,p.29)采用电子束工艺重新生产后,使整个存储线路,包括地址、译码、读出放大器在内,可以放在一块47×71密耳~2的芯片上。这个数据较目前的MOS RAM 的面积小四倍。这个单管单元RAM 的对准精度为1微米,也是MOS RAM 的一个新记录。取数时间为45毫微秒(未改进以前,芯片取数时间为150ns,译者注),单元尺寸是栅长为4微米,接触孔为2微米见方。象以前的芯片一样,新的芯片也采     

简讯

据报导在美国弗城举行的1975年国际固体电路会议上,英特尔公司发表了一个称为2106的n沟MOS 4K RAM(随机存储器)。这种4K RAM取数时间为80毫微秒,周期时间为150毫微秒,速度为目前市场上最快的4K RAM的三倍。存储单元采用与AMS 7001 1K RAM相类似的电荷泵浦式电路结构,如图1所示。     

MCM7001型N-沟道MOS随机存储器——为微型信息处理机存储器设计提供新的可能性

1.MCM7001超高速MOS随机存储器 a.主要特点 MCM7001是1024字×1位(容量1K单元)的随机存储器(RAM),图1给出MCM 存储器所要求的主要功耗仅当芯选信号(CS)为高电平时才需要。在这一点上即使大的存储器系统中,其功耗也不会比被选的几个存储器大,实际上所选的存储器数量总和字长相适应的。因此,在大的存储器系统中就不存7001的逻辑图。其最大取数时间只有55毫微秒,它比同样规摸的其它MOS或双极型存储器(包括ECL双极型存储器)都快。与其它类型存储器相比,MOS器件的低功耗以及高速度成为其突出优点。表1给出三种不同类型1K单元存储器每位的功耗,取数时间及其乘积(速度-功耗积)。     

高速双极型1K位随机存储器(RAM)

要提高数据处理机的处理能力,就要提高所用元件的性能。在最新的计算机中,中央处理器(CPU)中已使用亚毫微秒逻辑元件。但是为直接对应于从这样高速的CPU 中取数,不能说缓冲存储器原来的几十毫微秒的速度就够了。作者从上述背景提出研制取数时间小于10ns、每芯片1K 位的超高速大容量缓冲存储器用的器件。这次,完成了电路设计,试制了存储器。本文扼要地介绍了试制存储器的设计和特性1 研制的目标和存储器的组成图1为公开发表的,并具有代表性的MOS和双极半导体存储器的取数时间与功耗的关系。同时,也给出了要试制存储器的性能的目     

高速MOS存贮器

作为现代电子计算机和电子交换机等信息处理装置的主存贮器和缓冲存贮器,半导体集成电路存贮器正受到注视。本文描述关于采用廉价的MOS集成电路作存贮单元而用双极集成电路作外围电路所构成的超高速缓冲存贮器的可能性的探讨、各个电路的设计、大规模集成(LSI)电路的构成和使用这样LSI电路存贮装置的试制研究结果。LSI是在同一陶瓷基片上把读出线和位线分离的MOS存贮单元和双极外围电路(矩阵、读出放大器)用梁式引线连接起来的多片形式。得到的高性能水平是单个512位LSI的取数时间为6毫微秒,1K字节存贮装置的取数时间为30毫微秒、周期时间为35毫微秒。从存贮装置的特性研究中判明了这次采用的电路形式和LSI的构成方法,对于高速化、高密度化是非常有效的。     

动态I~2L4K位随机存储器

1975年国际固态线路会议上,仙童公司发表了一个动态I~2L 93481型4K 位随机存储器。它将先进的集成电路工艺等平面隔离与好的集成注入逻辑(I~2L)的单元设计结合起来。其工作功耗为400mW;只需要一种电源+5v(一般MOS 存储器需要三种电源);取数时间为100ns(比通常MOS 存储器快一倍);读写周期为200ns;工作温度范围为0～70℃。93481采用标准16引线双列直插式封装。芯片尺寸仅112密耳×129密耳(2.84mm×3.28mm),比多数MOS 4K 存储器小得多。93481的价格也与4K MOS 存储器相当,因而可作为主存储器使用。     

4K MOS动态随机存储器

本文提出了一种4K 动态MOS 随机存储器(RAM)的方案,该方案采用每位三管的单元,其面积小于2密耳~2/位,采用n 沟道硅栅MOS 工艺。芯片只需要一个时钟脉冲,并且内部产生所需的多相时钟脉冲。所有的输入和输出与高电平的时钟脉冲不同,其电平与TTL 相配。     

64K MOS动态随机存储器

MOS随机存储器(RAM)通常用来做数据处理系统的主存储器。人们不断地改进它,增加存储器的位密度,缩短读出时间以及降低功耗。目前16K MOS RAM已有商品。由于尺寸和功耗方面的限制,制造64K MOS随机存储器(RAM)还存在一些困难。本文提出了一     

64K位动态MOSRAM

近年来,半导体存贮器、特别是被称作动态随机存取存贮器(RAM)的技术发展速度是非常惊人的。1K 位的MOS 动态 RAM——1103在1970年问世,以后从4K位到16K 位几乎每2年出现一代,这样一来,不仅达到了高于原来4倍的高集成化,同时亦扩大了功能。从用户方面看     

一个高速16K位n沟道MOS随机存储器

本文介绍一个高速16K位动态MOS随机存储器(RAM)的方案。这个存储器采用了先进的n沟道硅栅MOS工艺(5μm 光刻技术)制成的面积为22×36μm~2的单管单元。设计的主要特点是采用一个具有高速度(读取时间为200ns)和低功耗(400ns 周期内为600mw)的读出线路图。全译码存储器制在5×7mm~2的芯片上,并装配在22引线陶瓷的双列直插式封装内。     

交叉耦合电荷传递读出放大器

由于MOS集成电路有高集成度、低功耗和快速的特点,近年来有越来越多的计算机用MOS RAM作主存储器。目前的生产水平已达到每个芯片有4Kb存储单元和200毫微秒的存取周期。然而这种MOS RAM还不能满足计算机的要求,特别是在集成度上。要提高集成度,除改进工艺外就需要缩小存储单元的面积。所以在存储方案上,MOS RAM有一个向单管单元发展的趋势。制作单管存储单元RAM的困难在于存储信号经过存储点电容与读出线电容间重新分布电荷后,使信号变得非常小。因此,要求有一个非常灵敏的读出放大器才能检测出存储的信号。对于一个给定的读出线长(即每根位读出线     

单管单元MOS随机存储器的外围电路

采用单管和一个存储电容组成的MOS动态存储器的单元面积可以在2平方密耳以下。有用的读出信号非常小,通常采用平衡读出。在确定总面积、价格、性能和测试难度的时候,这种读出放大器和芯片上除存储矩阵之外的电路就变得越来越重要了。本文讨论了一个实际的4K随机存储器(RAM)设计中所用的一些关键的外围电路,该设计着重考虑了这些因素。在组成所用的读出放大器时,设计了“边缘校验”的可能性,它可以用来测试单元的存储电平和读出放大器的偏移,以此来保证存储器中适当的信号余量。     

IBM公司宣布独特的动态RAM系列

自从1972年 IBM 公司采用自己设计的2 K 位MOS RAM 作为主存器件以来,其它半导体厂家已大量生产4K、16K 和64K 位的存储组件,但该公司却一直没有更换过它自己设计的这种组件。现在该公司宣布它已设计成18K、32K 和64K 位的 MOS RAM 组件。但是这些新宣布的组件的设计却是与众不同的。它的面积较大,速度较慢,功耗较大和采用多种电源。此外,它还采用冗余存储单元和内设的可编程序的 ROM 以去除坏的单元等。这个芯片采用投影光刻技术和2.5微米的设计规划。这些几乎已是同类工艺的尽头。此外,还采用双层金属工艺。MOS 晶体管采用金属栅,其第二层金属在聚酰亚胺(Polyimide)绝缘层上面作为列方向的联线。     

具有内部定时和低功耗的4096单元单管随机存储器

本文较详细地讨论了单管P-沟道4096单元随机存储器(RAM)。设计上的生要特点是有灵敏的读出-再生放大器,可以允许仅有0.065 Pf的存储电容。为了得到400 ns的取数时间而应用了自举原理,功耗为150 mW。采用了新的快速移位寄存器作为内部定时电路。这个定时电路产生存储器的时钟信号,从而将外部信号减少到只有一个时钟信号和1个芯选信号。芯片尺寸为3.01×4.44 mm~2。     

一台小容量动态MOS存储器的研制

众所周知,自七十年代初著名的1103MOS存储器问世以来,MOS存储器取得了迅速的发展,国外已经大量地采用MOS RAM作为计算机的主存。近几年来国内的一些半导体制造厂家也已小批量生产集成度为1024×1     

TMS4062型动态存储器的构造原理和应用

前言本文叙述TMS 4062型MOS 存储器的构造和原理,确定了一个容许容量扩展的方法,此外还介绍了一个4K×8位存储器及其读写系统。MOS 存储器的发展已有若干年,存储单元一般由两个负反馈交叉耦合的静态单元(图1a)组成。在这种单元里,两个晶体管中的一个总是通导的,此通导的晶体管便产生功耗。为减少此功耗,最简单的解决方法是利用时钟信号控制每个单元的负载电阻(图1b)。若时     

用于高性能存储系统的快速双极1024位随机存储器(RAM)

现代的数据处理系统的结构和性能受到组装密度和它的存储器的速度的极大影响,目前能做到的速度最快的存储器是采用集成双极工艺的半导体器件来实现的。双极随机存储器(RAM)除了它在快速主存方面的常规运用之外,还在超高速缓冲存储器和可写控制存储器方面得到了重要的新应用。高速的双极超高速缓冲存储器的存在已经使得建立存储器体系成为可能,在这个存储器体系内的大部份存储器是由速度比较慢的低成本存储器件来制成的。在控制存储器中采用高速大容量读/写存储器则大大扩展了它的存储容量,因而也具有有效价格的竞争能力。另外在将高速存储器与微处理机连用或用作联想存储器解决特殊用途方面,高速双极存储器也对计算机结构起到了促进作用。本文所述的1024位的ECL RAM 是作为西门子(Siemens)7·760计算机的超高速缓存和可写控制存储器用的。它是为西门子7·740,7·750和7·755计算机设计的GXB 10147型西门子128位ECL RAM 的继续。新的工艺和电路设计思想为典型的地址取数时间在15ns,功耗只有400 mW 的1024位RAM 研制铺平了道路。     

与射极耦合逻辑(ECL)相容的4096单元高速随机存储器

本文介绍一种4096单元准静态(Pseudostatic)MOS随机存储器,它的全部输入(包括时钟)都与射极耦合逻辑(ECL)相容。这种存储器的取数时间小于80ns,周期时间小于150 ns,维持功耗是300 mW。全译码存储器制作在204×237 mil的硅片上,并封装在22引线双列直播式陶瓷管壳里。     

兆位半导体存贮器系统的设计

引言 本文描述一台取数时间为250毫微秒、周期时间为400毫微秒的32,768字×36位的读/写存贮系统。 存贮系统的存贮阵列以MOS工艺为基础,接口电路以双极工艺为基础。按功能设计的带内部译码的存贮阵列芯片使外部连接数目减到最少,因而整个系统的可靠性大大提高。整个系统的平均功耗,包括全部外围电路的功耗,保持在大约每位0.4毫瓦。系统以包含102个微型组件的插件结构为基础,每个组件的最大功耗为600毫瓦。     

高集成度70兆静态移位寄存器

最近几年期间,LSI 双极型存储器的领域,已经蓬勃开展起来。最显著的发展是集成密度的提高。1969年已报导,单元密度静态存储器为74单元/毫米~2,动态存储器为144单元/毫米~2。这些指标敌得过 MOS 存储器的最高单元密度,静态 MOS 存储器为53单元/毫米~2,动态 MOS 存储器大约为180单元/毫米~2。另一个重要发展是功耗大大降低。