用于平板显示器的图像缩放引擎设计及FPGA实现

介绍基于双线性插值算法定标器的结构设计,采用Virtex2系列FPGA芯片设计实现了缩放引擎,并构建测试环境对定标器进行了逻辑功能验证和测试,验证结果表明满足设计要求.     

基于条件插值算法的手持终端图像显示及实现

介绍了目前已成熟的图像缩放算法,即最近邻插值和双线性插值,并提出了一种新的条件插值方法,弥补了两种算法各自的不足.基于Matlab进行仿真对比分析,并在FPGA硬件平台上实现,证明该算法硬件实现简单,图像质量有所改善,且支持动态视频.     

基于FPGA的图像缩放算法设计

针对目前缩放插值算法中硬件实现比较复杂、资源消耗多、运算处理时间长、实时性较差等缺陷,介绍了一种基于图像的双线性插值缩放算法的设计方法,同时对算法中的浮点运算进行优化,节省了电路的硬件开销。最终搭建了FPGA验证平台,实现了图像的任意比缩放,证明了设计的可行性,达到了实验预期的目的。     

基于FPGA的高分辨实时监控图像缩放设计

介绍了一种基于图像的双三次线性插值缩放算法的设计方法,并通过FPGA验证了设计的可行性.重点讨论了视频缩放的插值算法,对两种实现方法在硬件资源利用率及实施效率方面进行了比较并论证了块状插值实现方法的优越性.最终设计实现了高分辨率实时视频图像的缩放.     

一种平板显示器定标器的软硬件验证平台

以一款视频图像定标器为研究对象,提出了一种适用于大规模数字集成电路的软件功能性验证平台,详细阐述了平台的结构、平台中测试向量的选择、生成以及测试结果的验证,采用自动向量生成与结果自检测方法,对定标器完成了1200个测试类型的验证。描述了基于Xilinx开发板的定标器硬件验证平台,将经功能性验证后的硬件描述语言植入开发板的FPGA中,完成了硬件验证。为流片后的定标器芯片搭建了一个测试环境,试验结果完全符合预期设计。     

基于FPGA的CFAR设计与实现

简要介绍广泛应用于雷达信号处理中的恒虚警率(CFAR)的基本原理.通过对数据流的分析,依据CFAR算法规则简单的特点,提出一种基于FPGA的实现方案,并详细介绍用FPGA实现CFAR的原理、电路组成和各部分电路的设计方法.     

液晶显示驱动板的设计与实现

分析了两种常用的彩色TFT液晶显示驱动板的系统组成、性能及优缺点，提出了一种基于工业级FPGA的设计方案，成功地研制出一款工业级液晶显示器驱动板，并通过了测试，从性能与成本两方面说明了该方案的优点。     

FPGA设计在工作站上的实现

本文主要讲述了在工作站上实现ＦＰＧＡ设计的２种方法，并介绍了电子系统设计的一种新途径－ＶＨＤＬ语言设计。     

用CPLD实现安全可靠的FPGA加密设计

基于SRAM（静态随机存储器）工艺的FPGA即现场可编程门阵列（Field Programmable Gate Array）,每次上电时都需要重新配置.为了防止上电时数据流被非法克隆,CPLD和FPGA内都有一个相同的伪随机码发生器,可以利用CPLD产生伪随机码来加密FPGA.上电配置完时,FPGA处于等待状态,且不能正常工作,此时两个伪随机序列握手比较,相同时,使FPGA工作,否则停止工作.通过对Gollman算法的研究,能达到很好的加密效果,保证了开发者的知识产权不受侵害,在现代电子、通讯等领域得到了广泛的应用.     

基于FPGA数字信号传输分析仪的设计与实现

数字信号传输分析仪采用现场可编程门阵列技术,基于EP2C8Q208C8-FPGA／NIOSⅡ平台,产生一个m序列,经曼彻斯特编码和解码,利用锁相环技术进行位同步,实现数字信号的传输。通过示波器观测“眼图”的方法来检验数字信号传输能力和抗干扰能力。本系统所采用的技术被广泛应用于数字传输领域。     

高端液晶电视驱动电路的设计与实现

分析了液晶电视驱动电路的视频解码、去隔行处理和图像缩放等核心关键技术.通过比较相应的视频处理芯片的性能和优缺点提出了一套高端液晶电视机驱动电路设计方案.该方案可将10路输入信号分别进行相应处理,转换成液晶显示屏的数据格式,并以多种显示布局进行显示,包括单画面、画中画(PIP)和画外画(POP)等多种方式.     

基于FPGA的平板显示器件驱动电路的设计

介绍了一种基于FPGA的平板显示器件驱动电路的设计方法。在FPGA内部设计了数字GAMMA校正、时基校正、时钟发生器、锁相环、I2C控制等模块,替代了各个专用集成芯片的功能,用数字技术取代传统模拟技术实现电路各模块,简化了电路;能够完成平板显示器件显示时序及控制方面的要求且控制灵活;能驱动大部分的平板显示器件,通用性好;设计了丰富的扩展信号接口,FPGA外挂SDRAM可应用于更大规模的平板显示驱动,可移植性强。采用高分辨率液晶投影显示屏LCX029CPT来验证所设计的驱动电路,通过电路实现,显示出质量很好的图像。     

视频转换二维去闪烁滤波与缩放电路的设计

为消除VGA到TV视频转换中的图像闪烁及获得图像的TV显示,分析了闪烁产生及分辨率变换的机理.应用半带滤波及插值、迭代等算法,设计了一种水平垂直二维去闪烁滤波与图像缩放电路.该电路有效地解决了图像分辨率下降的问题,实现不同分辨率的VGA图像在TV上显示;同时减少了硬件逻辑资源,节省了芯片面积.整个电路规模约1万等效门,采用CSMC 0.5μm CMOS工艺流片,面积约1.75mm×2.86mm,经测试证明设计的电路功能正确.     

基于FPGA局部视频图像任意比例缩放系统

提出了一种基于FPGA局部视频图像实时缩放系统的架构,能够在水平和垂直方向上独立缩放操作,并保证截取的视频局部图像在水平和垂直方向可缩放到目标大小。在需要缩放和显示局部视频图像的定位、监视领域或者车牌字符识别系统中,此架构能够实时高质量地完成局部视频图像的任意比例缩放处理,并在VGA显示器的任意指定区域显示。最后通过FPGA验证,该架构能够将视频局部图像准确地归一化到规定的大小,并且很好地保留图像的重要信息。     

彩色PDP逻辑波形产生电路的设计与实现

通过对波形数据存储方式的改进，利用现场可编程门阵列(FPGA)设计的逻辑波形产生电路，与高压驱动电路相结合，实现了彩色等离子体显示器(PDP)所需的高压脉冲序列波形。实验结果表明，采用同步设计的电路系统减少了波形的存储容量。该电路工作稳定可靠，输出的波形光滑无毛刺，而且可以很灵活地修改逻辑波形，从而降低了PDP研发成本，缩短了研发周期。     

基于边缘的实时视频缩放引擎的设计与实现

提出了一种基于边缘自适应插值算法的缩放引擎有效的设计方法,并通过FPGA验证。首先介绍了自适应插值算法的基本原理,接着提出了优化设计的缩放引擎系统结构,并系统的论述了数据缓冲模块的实现及高效的运算系数生成模块和插值计算模块。最后在FPGA上验证了该系统,结果表明,运用该算法插值获得了边缘清晰的目标图像,且该算法复杂度低,因此,适应于实时条件下的图像缩放。     

一种通用片上网络适配器的设计与实现

随着片上网络的结构和方法的提出,迫切需要一种接口电路来实现处理器,计算单元或者IP核与片上网络之间的通信.文中研究了不同时钟域之间进行数据传送的通信协议,详述了一种应用于片上网络的通用网络适配器的设计方法,并在Altera的stratixⅢ系列FPGA开发板上进行了验证.     

一种自适应Catmull-Rom样条图像缩放算法的设计实现

针对基于图像边缘缩放处理导致的图像边缘瑕疵或模糊现象,提出一种边缘自适应Catmull-Rom样条图像缩放插值算法.该算法以相邻4个源像素点构造一段以3次多项式函数为基础,自动选择与目标像素点相适应的像素组进行插值运算.重点描述了该算法应用于图像缩放处理的硬件实现结构,并通过功能仿真.最后,由Sobel边缘检测函数对目标图像进行边缘检测.结果表明,该算法能够获得边缘清晰的真彩色目标图像.     

QAM均衡器的设计与实现

通过对QAM均衡算法和均衡器结构的分析,总结了如何根据系统的需要来选择算法和均衡器实现的结构.本文采用CMA DDLMS算法,并对算法进行了简化和FPGA实现的逻辑优化,取得了较好的性能和FPGA资源的折中.