一种LUT型胚胎电子阵列的功能分化方法

针对LUT型胚胎电子阵列功能分化方法的不足,提出了一种新型的LUT型胚胎电子阵列功能分化方法,根据目标电路的功能描述,通过前端综合、逻辑优化、逻辑映射、打包等操作,将目标电路转换为电子细胞为基本节点的电路形式,通过物理映射、基因库生成,将电路映射到阵列上,确定阵列中每个细胞的功能、连接,最终生成目标电路的基因库并确定每个细胞的表达基因,完成胚胎电子阵列的功能分化.该方法无需对计算过程中每一代电路进行功能评估,运算量小,计算速度快,为基于LUT型胚胎电子阵列的自修复电路应用提供了设计方法.最后,使用一个算例阐述了功能分化过程,并通过多个电路验证了该方法的分化速度.     

一种VLSI设计到赋权超图的转换系统

本文基于VLSI划分问题的需要,提出了一种VLSI设计到赋权超图转换算法.该算法解决的关键问题是,它读取和遍历Verilog语言描述的树状结构VLSI设计,将其转换为赋权超图并存储为指定的文件存储格式,从而有效地将VLSI划分问题转换为超图划分优化问题.进而,本文给出了VLSI设计到赋权超图的转换系统（VLSI/Hypergraph Converter,VHC）的处理流程图,并在Windows平台下用C＋＋设计实现了VHC系统.实验及分析表明,该系统能正确地将Verilog语言描述的门级CPU测试用例转换为赋权超图,避免了直接在VLSI线网上进行划分,提高了VLSI划分的效率.     

一种ISPD98电路网表到超图的转换算法

以电路测试基准ISPD98的模型用例及对应的超图为例,阐述了ISPD98电路网表文件格式、超图的压缩存储格式和文件存储格式.提出了一种ISPD98电路网表到超图的转换算法.它读取ISPD98电路网表文件数据,将其映射到超图的压缩存储格式,并存储为指定的超图文件存储格式,从而有效地将电路划分问题转换为超图划分优化问题.实验表明,该转换算法能正确地将ISPD98电路网表转换为超图的文件存储格式,有效地避免了直接在ISPD98电路网表上进行划分,提高了电路划分的效率.     

基于AD7543和FPGA的数/模转换电路设计

设计基于AD7543和FPGA的数/模转换电路,介绍AD7543的主要特点、封装形式、引脚功能和工作原理,设计基于AD7543转换芯片的具体的数/模转换硬件电路,利用Verilog HDL语言描述AD7543的控制时序,并给出具体的Verilog HDL代码及其仿真结果.实践结果表明,该设计可行,可取代传统的"CPU+专用的数/模转换(D/A)芯片"设计结构,可进一步提高系统的可靠性和抗干扰能力.     

基于AD7846和FPGA的数/模转换电路设计

设计基于AD7846和FPGA的数/模转换电路,介绍AD7846的主要特点、基本结构、引脚功能和工作原理,设计基于AD7846转换芯片的数/模转换硬件电路,利用Verilog语言描述AD7846的控制时序,并给出具体的仿真结果。实践结果证明,该设计可行,可取代传统的＂CPU＋专用的数/模转换（D/A）芯片＂设计结构,进一步提高系统的可靠性和抗干扰能力。     

基于双图混合随机游走的社会化推荐模型

近年来,可以有效缓解数据稀疏和冷启动问题的社会化推荐受到了研究者和业界的关注.社会化推荐利用显式或隐式社交关系作为辅助信息,提升了推荐性能.然而,目前的社会化推荐模型通常采用普通图描述社交关系.普通图中的边常描述为成对节点的关系,这种方法适合描述显式关系,但难以描述复杂的隐式关系,如购买过同一商品的多个用户之间的集合关系,因此难以学习到准确的节点表示,影响推荐的性能.针对此问题,本文结合超图和普通图,提出基于双图混合随机游走的推荐（BG-Rec）模型.构建超图描述复杂的隐式关系,同时用普通图描述显式的社交关系,并在两种图上定义混合随机游走策略,生成结合隐式关系和显式关系的游走节点序列,学习更准确的节点嵌入表示.根据用户评分的高低,构建了正反馈超图和负反馈超图,考虑更细粒度的朋友关系,以识别可靠的朋友.融合可靠朋友的偏好和后验概率最大化优化物品个性化排序.三个公开数据集的大量实验表明了BG-Rec在推荐性能上的优越性,冷启动和消融实验表明了其在缓解冷启动问题的有效性和超图建模的合理性.     

基于FPGA大面阵数字CCD相机驱动电路的设计

介绍了大面阵CCD相机的工作时钟产生电路的设计,利用大规模集成电路FPGA实现了该工作时钟驱动电路,采用了VHDL语言对工作时钟驱动电路进行了硬件描述,并利用Modelsim软件对所设计的工作时钟驱动电路进行了仿真,最后进行了硬件电路调试,实现了整个CCD相机的控制.采用SONY公司的ICX285AL作为传感器.     

Verilog语法的基本概念

前言 Verilog HDL是一种用于数字系统设计的语言。用Verilog HDL描述的电路设计就是该电路的VerilogHDL模型，也称为模块。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这就是说，无论描述电路功能行为的模块或描述元器件或较大部件互连的模块都可以用Verilog语言来建立电路模型。如果按照一定的规矩编写，功能行为模块可以通过工具自动地转换为门级互连模块。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种：● 系统级(system): 用语言提供的高级结构实现设计模块外…     

基于DSP芯片的新型配电监测仪

介绍了一种基于基于DSP芯片TMS320F2812为核心的配电监测仪。分别从硬件和软件两个方面阐述了其构成原理。硬件方面采用了ADS8364转换器和DSP芯片TMS320F2812。系统包括一个信号调节电路,A / D转换电路,DSP数字信号处理,控制电路和外部通信接口电路,以及电源电路等构成。软件方面采用C语言编写程序,给出了主程序流程图。该监测仪用于在线监测,具有测试精度准确,易于监测功能。     

基于视频分划技术的轴承同轴度检测应用研究

本文基于视频分化技术给出直接对石墨轴承同轴度进行检验的装置和新方法,并提供了详细视频分划生成硬件电路原理图,该电路可实现单片机对SRAM写图形信号,在地址刷新电路作用下把SRAM中的图形数据并行输出,经过并串转换与CCD的视频信号叠加在显示器上显示,实现视频分划生成技术,通过单片机软件编程实现自动检测功能.     

面向流媒体服务的视频资料元数据模型

本文在借鉴现有元数据标准的基础上给出了一个面向网络流媒体服务的视频资料元数据模型.为便于大规模视频信息的组织、管理与检索,模型引入了专辑、节目和视频对象3个不同粒度的视频资料描述子,对这些描述子定义了3个结构化的描述层次,分别是背景信息描述层、内容信息描述层以及标引层.基于该模型,运营商可方便地创建各种类型的视频业务包,用户可根据视频内容以及视频对象间的关系进行多样化检索,并可为感兴趣的视频内容添加评论以及推荐相关信息.     

用EDA设计LED汉字滚动显示器

本文主要讨论了使用 ＥＤＡ工具设计汉字滚动显示器的技术问题。文中首先描述了基于现场可编程门 阵列（ＦＰＧＡ）的硬件电路；然后研究了在８ × ８ ＬＥＤ发光二极管点阵上显示滚动汉字的原理，并给 出了基于ＡＬＴＥＲＡ的参数化模型库ＬＰＭ描述其功能的ＶＨＤＬ语言程序设计；最后对使用ＥＤＡ工具软件加 工被显示数据文件的方法进行了讨论。     

胚胎型仿生自修复系统硬件消耗分析

胚胎型仿生自修复系统具有实时自修复能力,可用于高可靠性电子系统的设计。在设计过程中,其硬件消耗是工程师十分关心的问题。在分析胚胎型仿生自修复系统结构基础上,根据自修复过程特征,建立了其系统硬件消耗模型。并以三模冗余自修复系统为对比,对胚胎型仿生自修复系统的硬件消耗进行了仿真分析。分析表明,胚胎型仿生自修复系统在大规模、高自修复能力的电路设计中具有优越性,且通过电子细胞辅助电路的优化设计,可以降低自修复过程中的硬件消耗。     

用EDA设计LED汉字滚动显示器

本文主要讨论了使用EDA工具设计汉字滚动显示器的技术问题.文中首先描述了基于现场可编程门阵列(FPGA)的硬件电路;然后研究了在8×8 LED发光二极管点阵上显示滚动汉字的原理,并给出了基于ALTERA的参数化模型库LPM描述其功能的VHDL语言程序设计;最后对使用EDA工具软件加工被显示数据文件的方法进行了讨论.     

程控仪器GPIB接口与USB打印机转换电路的实现

本文介绍了基于W77E58单片机和CH375芯片的程控仪器GPIB接口与通用USB打印接口的转换电路,给出了硬件设计及其C语言软件实现.     

基于Nios II的人脸识别系统设计

本设计实现了基于Nios Ⅱ的人脸识别系统,利用Quartus Ⅱ软件的SOPC Builder搭建了一个SOPC系统,基于Verilog语言设计了硬件电路,基于C语言设计了应用程序,识别算法采用经典的主成分分析方法,测试结果显示该系统具有较高的识别准确率,有利于人脸识别系统的大规模推广和应用.     

基于VHDL的MTM总线主模块有限状态机设计

为了能够更简洁严谨地描述MTM总线的主模块有限状态机的状态转换,同时减少FPGA芯片功耗,提高系统稳定性．文中在分析MTM总线结构和主模块有限状态机模型的基础上,基于VHDL语言采用“单进程”式对该有限状态机进行了设计。并在Quartus II开发软件中实现了对语言代码的编译及程序的时序仿真和功能仿真;通过对仿真波形图的分析验证了该状态机设计的正确性和有效性。     

基于参数化高基乘法算法的颜色空间转换

文章介绍了YUV向RGB颜色空间转换的硬件电路实现算法,在高基乘法算法基础上,建立了参数化高基乘法算法模型,并给出了Verilog HDL描述;小数乘法的整数乘法近似和近似误差给予了详细的讨论,采用乘法单元利用复用的设计结果将在两个时钟周期内完成YUV向RGB的颜色空间转换。     

基于幂表的并行加法器的归纳验证

介绍了基于幂表和重写规则的并行加法器的功能描述,直接使用重写归纳证明技术验证了这些描述的正确性,为重写技术用于描述和验证更加复杂的硬件电路奠定了基础.     

电子设计自动化（EDA）技术及其应用（四）

4.硬件描述语言 VHDL介绍4.1　关于 VHDL与其它的硬件描述语言相比 ,VHDL最明显的特征和优势主要有如下几方面 :1 )如第一讲中曾提到的 ,VHDL具有显著的逻辑电路和系统的行为描述能力 ,即对于系统的设计只需描述其电路的功能行为而不必指明具体的结构方式、硬件特点和电路的性质 (组合或时序 )。因此有人称其为行为描述语言。正因为 VHDL这种与具体硬件电路和器件系列 ( FPGA、CPL D)极小的相关性 ,使得 VHDL 在电子设计和 EDA领域具有更好的通用性和更宽广的适用面。2 )面对集成电路规模的不断提高 ,数百万门规模的 FPGA已…