一种高线性无源双平衡混频器

设计了一种适用于1.0～2.0 GHz的高线性下变频混频器。电路设计采用了无源双平衡结构,片内集成宽带巴伦、限幅本振放大器、混频核和偏置电路。为了提高混频器的线性度,在对无源双平衡的结构进行分析的基础上,折中选择混频核的晶体管尺寸,并优化了本振放大器输出信号的幅值及上升时间。基于0.35μm BiCMOS工艺进行了设计仿真,芯片面积为0.9 mm×1.8 mm。流片测试结果表明:射频频率1.0～2.0 GHz,对应本振频率1.0～2.0 GHz,最佳本振输入功率为0 dBm,转换增益大于-7.0 dB,射频输入三阶交调大于25 dBm,混频器工作电压为3.3 V,功耗为112 mW。该高线性无源双平衡混频器可满足工程应用。     

0.18μm CMOS高线性低噪声混频器设计

采用标准0.18μｍ CMOS工艺,设计了一种应用于超外差接收机的高线性度、低噪声系数下变频混频器,基于经典基尔伯特混频器架构,该混频器采用共栅结构跨导级提高线性度,引入电容交叉耦合技术增加跨导增益及降低噪声系数,并通过电流注入技术同时降低开关级和跨导级的噪声贡献,在1.8V电源电压下,后仿真结果显示,该混频器消耗功耗12ｍＷ,取得噪声系数10.75ｄＢ,输入1ｄＢ压缩点1.45ｄＢｍ.达到了预期的高线性度、低噪声系数性能要求。该混频器占用面积为650μｍ× 655μｍ。     

一种基于0.18-μm CMOS 工艺的超宽频带分布式无源栅注入混频器

本文介绍了一种基于0.18-μm CMOS 工艺的宽带无源分布式栅注入混频器。通过采用分布式拓扑结构,该混频器具有很宽的工作频带;中频输出端口使用了一个4阶低通滤波器,从而极大地提高端口之间的隔离度。此外,文中还分析了混频器的阻抗匹配与转换损耗。测试表明：该混频器在3GHz到40GHz频率范围工作时的转换损耗为 9.4 ~ 17 dB,零直流功耗,其芯片面积为0.78 mm2。在射频频率为23GHz固定中频频率为500MHz时的输入参考1dB压缩点大于4dBm。在整个工作频带内,其射频到本振端口、射频到中频端口及本振到中频端口的隔离度分别大于21dB, 38dB,45dB。该混频器适用于WLAN,UWB,Wi-Max,车载雷达系统和其它毫米波射频的相关应用。     

基于0.18μm SiGe BiCMOS工艺的高线性射频功率放大器

采用0.18 μm SiGe BiCMOS工艺,设计应用于无线局域网(WLAN )802.11b/g 2.4 GHz 频段的Class AB 射频功率放大器.该放大器采用两级放大结构,具有带温度补偿的线性化偏置电路.仿真结果显示:电路的输入匹配S11小于-13 dB,输出匹配S22小于-20 dB,功率增益达27.3 dB,输出1 dB压缩点为23 dBm, 最大功率附加效率(PAE)为21.3%;实现了匹配电路、放大电路和偏置电路的片上全集成,芯片面积为1 148 μm×1 140 μm.     

BiCMOS工艺的高线性度下变频混频器设计

利用BiCMOS工艺设计了一种高线性度下变频混频器.在此变频混频器的设计中结合了双极型工艺在射频段的高性能以及MOS工艺的高线性度,并利用其对传统的吉尔伯特单元进行了优化.基于JAZZ 0.35μm标准BiCMOS SBC35工艺设计参数对混频器进行了设计和仿真,仿真结果表明该混频器获得了良好的性能指标,转换增益为9.3 dB,输入3阶互调点达到了16 dBm,在5 V单电源下消耗1.9 mA的电流.     

一种基于0.18μm SiGe BiCMOS工艺的X/Ku波段数字有源移相器

提出了一种用于X/Ku波段相控阵天线系统、带数字控制电路的4位有源移相器。该移相器采用两个相位正交的输入信号的相位内插技术来合成所需要的相位。基于JAZZ 0.18μm SiGe BiCMOS工艺技术,采用Cadence Spectre RF,对电路系统进行仿真分析。仿真结果为:S11小于-10dB,S22小于-11dB,S12小于-90dB,在12GHz处,所有4位相位状态的电压增益范围都是20.80~23.57dB,在整个频段内,电压增益误差的RMS小于1.1dB,噪声系数为2.82~4.45dB。在7~18GHz内,相位误差的RMS小于4°。     

高线性度下变频SiGe混频器

MAX19996A是带有片内LO缓冲器的完全集成、2000～3900MHz下变频混频器。其提供完全集成的下变频通道，具有＋24．5dBm（典型值）ⅡP3、8．7dB（典型值）转换增益和9．8dB（典型值）噪声系数。     

一种高线性度混频器设计

高线性度混频器是大动态接收系统的关键器件,其线性度的提高有利于扩展接收系统动态范围。通过对二极管混频器的非线性分析,从理论上推导出增加二极管数量可以提高混频器线性度。基于理论分析结果,采用Ga As p HEMT工艺,设计了一款高线性度双平衡混频器,射频频率0.03~3 GHz,对应本振频率3.95~6.92 GHz,中频输出频率3.92 GHz,输入三阶截点大于25 d Bm,本振到中频、本振到射频的隔离度均大于37 d B,单片面积1.5 mm×1.1 mm。     

0.13μm BiCMOS低压差线性稳压器

设计了一种0.13μm BiCMOS低压差线性稳压器(LDO),包括BiCMOS误差放大器、带软启动的BiCMOS带隙基准源、"套筒式"共源-共栅补偿电路等。为了改善线性瞬态响应性能,在BiCMOS误差放大器的前级设置了动态电流偏置电路。由于所设计的BiCMOS带隙基准源对温度的敏感性较小,故能为LDO提供高精度的基准电压。对所设计的LDO进行了工艺流片。流片测试结果表明,该LDO可提供60 mA的输出电流且最小压差只有100 mV。测试同时验证了所设计LDO的负载和瞬态响应都得到改善:负载调整率为0.054 mV/mA,线性调整率为0.014%,而芯片面积约为0.094 mm2,因此特别适用于高精度、便携式片上电源系统。     

一种高线性度低噪声下变频混频器

采用SMIC 0.18 μm RF CMOS工艺,设计了一种高线性度、低噪声下变频混频器。通过分析跨导级电流3阶展开项系数,优化跨导级偏置电压,在跨导级与开关级之间增加谐振频率为射频信号频率的LC并联谐振电路,在提高电路线性度的同时优化了信噪比。后仿真结果表明,在射频频率为1.575 GHz,本振频率为1.571 GHz,中频频率为4 MHz时,本振功率为0 dBm,电压转换增益为19.22 dB,输入3阶交调点为21.93 dBm,单边带噪声系数为11.74 dB。混频器工作电压为1.8 V,功耗为3.66 mW,核心电路版图面积为0.207 5 mm²。     

一种用于有线接收机的宽带高线性度的下变频混频器

分析了一种宽带高线性度的用于有线接收机的下变频混频器.该设计采用0.35μm SiGe BiCMOS工艺.射频输入信号频率范围设计为1～1.8GHz,测得的1dB压缩点达到+14.23dBm,最大转换增益为8.31dB,最小噪声系数为19.4dB,在5V供电情况下,直流功耗为54mW.     

基于0.18μm SiGe BiCMOS工艺的25Gb/s宽带可变增益放大器

介绍了一种基于0.18 μm SiGe BiCMOS工艺的,可应用于高速通信的25 Gb/s可变增益放大器(VGA).该放大器由核心电路、输出缓冲器和偏置电路组成,核心电路采用改进型Gilbert结构,增大了电路的增益动态范围;同时采用电感峰化技术克服大寄生电容来实现宽带特性.后仿真结果表明,该可变增益放大器的最大增益为20.15 dB,-3 dB带宽(BW)为26.8 GHz,可支持高达25 Gb/s的数据速率,在3.3 V电源电压下的功耗为26.4 mW,芯片大小为1 120 μm×1 167 μm.     

用于WCDMA发射机系统的SiGe BiCMOS上变频混频器

设计了一种用于WCDMA发射机系统的1.95 GHz上变频混频器。电路采用传统的双平衡吉尔伯特结构,并引入电流注入和多双曲正切技术,实现了较高的转换增益和线性度。基于宏力0.18μm SiGe BiCMOS工艺,对电路进行仿真。结果显示,该双平衡有源混频器转换增益约为6 dB,1 dB输出线性度约为4 dBm,噪声在15 dB左右,表明该电路达到基本性能要求。     

一种0.18μm全集成锗硅BiCMOS功率放大器设计

本文提出了一种用于多模前端集成电路的全集成功率放大器,该功率放大器采用0.18μm锗硅BiCMOS工艺设计,所有匹配网络及元件全部片上集成。利用负载牵引测试技术,得到了最佳功率放大级器件尺寸,并对版图进行了优化,最终的测试结果显示：该功率放大器在2.4GHz处最大输出功率达到24dBm,在5dBm功率输入时,得到输出1dB功率压缩点,为21dBm,此时功率附加效率为18%。该功率放大器全部片上测试,没有任何邦定线及片上匹配,可用于多模片上系统的功率模组集成。     

一种基于0.18 μm SiGe BiCMOS工艺的X/Ku波段数字有源移相器

提出了一种用于X/Ku波段相控阵天线系统、带数字控制电路的4位有源移相器。该移相器采用两个相位正交的输入信号的相位内插技术来合成所需要的相位。基于JAZZ 0.18 μm SiGe BiCMOS工艺技术,采用Cadence Spectre RF,对电路系统进行仿真分析。仿真结果为:S₁₁小于-10 dB,S₂₂小于-11 dB,S₁₂小于-90 dB,在12 GHz处,所有4位相位状态的电压增益范围都是20.80～23.57 dB,在整个频段内,电压增益误差的RMS小于1.1 dB,噪声系数为2.82～4.45 dB。在7～18 GHz内,相位误差的RMS小于4°。     

一种高线性短波宽带混频器的设计

采用双平衡场效应管结构和阻抗匹配技术设计了一种适用于短波宽带接收机的高线性混频器,通过调整场效应管的沟道宽度和偏置电压优化了混频器的性能指标.该混频器射频输入频率为1.5～ 30 MHz,本振输入频率为71.5～100MHz,中频输出频率为70 MHz.测试结果表明:输入三阶截点高于40 dBm,变频损耗小于7dB,1 dB压缩点高于12 dBm,单边带噪声系数小于7dB.     

一种改进的高线性CMOS混频器的分析与设计

在多标准系统应用中,由于线性度和噪声的要求,使得混频器的设计难度很大。采用2次谐波注入结构的3阶失真抵消技术,设计了一种改善跨导级线性度的高线性CMOS混频器。在混频器开关级处引入LC滤波电路,抵消了开关级晶体管的2阶和3阶互调失真,进而优化了开关级的线性度。采用TSMC 0.13 μm CMOS工艺进行设计与仿真,并完成了版图设计与流片。较之传统的吉尔伯特混频器,该电路的输入3阶交调点IIP3增加了11.2 dBm,达到9.2 dBm的高线性度,对噪声系数、增益以及功耗造成的影响较小。     

基于0.18μm SiGe BiCMOS工艺的高速比较器分析与设计

基于预放大正反馈锁存比较理论,给出了一种8bit 8Gs/s高速比较器的设计.该比较器采用预放大器结构以提高分辨率、加快比较过程,采用主从锁存器降低亚稳态发生概率,采用输出缓冲器改善输出波形、提供测试接口;在HHNEC 0.18μm SiGe BiCMOS工艺下,采用Cadence Spectre进行仿真,结果显示,该比较器精度为4mV,输出摆幅±300mV,锁存时间37ps,过驱动恢复时间22ps,功耗约57mW,表现出良好的性能.     

0.35μm BiCMOS工艺的器件建模

针对0.35μmBiCMOS工艺的MOS及Bipolar晶体管器件,分析其结构特征及相应物理效应,选取相应的晶体管器件理论模型,确定了样管测试条件和方法,设计了测试结构及模型验证环振电路,完成用于试验流片及参数提取的测试版芯片的设计,最终利用测试芯片的测量数据提取模型参数,分别建立高精度的MOS及Bipolar器件SPICE模型.