一种快速瞬态响应Buck变换器设计

提出了一种基于锁相环锁频锁相ACOT控制模式的Buck变换器。该变换器具有快速瞬态响应的特点。分析发现,在负载阶跃时,传统ACOT控制模式Buck变换器受到最小关断时间和锁相环速度的限制,不能完全发挥其瞬态响应快的优势。设计了一种根据设定的开关频率可自适应调节环路参数的Buck变换器,它在较宽的开关频率下具有快速的瞬态响应特性。采用0.18 μm BCD工艺对提出的Buck变换器进行仿真验证。结果表明,负载电流从1 A跳变到5 A时,输出电压下冲恢复时间减小为1.68 μs。     

集成FET的高效率降压转换器

25A,14V的TPS56221集成NeXFETMOSFET且简单易用,与SWIFT开关转换器同步,可在12V输入至1．3V输出的高负载条件下,同时实现超过200W／in^3的功率密度以及超过90％的效率,从而可在500kHz开关频率下提供高达25A的持续输出电流。     

高效率低电磁干扰的升压型DC–DC转换器

A synchronous boost DC-DC converter with an adaptive dead time control （DTC） circuit and antiringing circuit is presented. The DTC circuit is used to provide adjustable dead time and zero inductor current detection for power transistors and therefore, a high efficiency is achieved by minimizing power losses, such as the shoot-through current loss, the body diode conduction loss, the charge-sharing loss and the reverse inductor current loss. Simultaneously, a novel anti-ringing circuit controlled by the switching sequence of power transistors is developed to suppress the ringing when the converter enters the discontinuous conduction mode （DCM） for low electromagnetic interference （EMI） and additional power savings. The proposed converter has been fabricated in a 0.6 #m CDMOS technology. Simulation and experimental results show that the power efficiency of the boost converter is above 81% under different load currents from 10 to 250 mA and a peak efficiency of 90% is achieved at about 100 mA. Moreover, the ringing is easily suppressed by the anti-ringing circuit and therefore the EMI noise is attenuated.     

应用于全数字锁相环的时间数字转换器设计

本文将会依据全数字锁相环对时间数字转换器进行设计,其中,全数字锁相环具有粗量化和细量化的不同工作模式。本文旨在提升TDC在细量化工作模式中的测量精度,通过新型的比较器以及解除SR触发器对工作状态的制约关系以达到此目的。最后的仿真结果表明,TDC在粗量化工作模式下能对测量单位能够精确到25纳秒,而细量化工作模式下能够将分辨率降为以皮秒为单位的计量精度。     

AOT控制的降压型转换器的稳定性分析

为了保证自适应导通时间控制的降压型转换器能在输入电压全范围内正常工作,通过理论分析和时域推导,研究了输出电容的ESR对系统稳定性的影响。结果表明,只有ESR足够大,才能保证其电压变化率大于输出电容电压变化率,从而保证系统的稳定。此外,建立了ESR的最小临界值与输入电压之间的数学模型,并揭示了二者存在反比例关系。不同ESR条件下的输入电压扰动时域仿真结果说明了ESR对系统稳定的重要性。通过比较理论数学模型的拟合曲线与实际仿真结果,验证了理论分析和数学模型的正确性。     

一种基于ACOT的Buck型开关电源设计

基于自适应恒定导通时间(ACOT)控制方式,设计了一种恒频效果良好的降压型DC-DC转换器。该转换器采用V²COT架构,兼具输出精度高和瞬态响应速度快的特点。采用一种改进的自适应导通时间控制方式,降低了负载电流对开关频率的影响,使转换器在连续导通模式(CCM)下具有良好的开关频率稳定性。基于东部高科0.15μm BCD工艺完成流片,芯片输入电压为4.5～17 V,输出电压为0.76～7 V,最大负载电流为3 A,开关频率为1 MHz。测试结果表明,在CCM下,开关频率随输入电压变化率为2.67 k Hz/V,随负载电流变化率为2.95 k Hz/A,峰值效率达96.43%,输出电压纹波为8.2 m V,负载调整率为0.93%,负载瞬态响应时间小于20μs。     

具备恒定导通时间（COT）调制器的集成负载点（POL）稳压器

IR347x系列支持高达27V的输入电压,并提供4mm×5mm和5mm×6mm PQFN封装,广泛覆盖6～15A负载,使其易于扩展来满足最优价格和效能需求。新器件IR347x和IR386x适用于节能计算和消费应用,具备恒定导通时间（COT）调制器及白适应死区时间（Dead—time）控制功能,能够实现突出的轻载和满载效率。     

一种提高单电感双输出升/降压型转换器轻载效率的设计策略

为了提高单电感双输出升/降压型直流-直流转换器在轻载下的效率,设计实现了适用于不同转换条件的非连续导通模式(DCM)功能和脉冲频率调制(PFM)控制。前者降低了电感电流的均方根值,减少了导通损耗;后者降低了开关频率,减少了开关损耗。详细分析了在PFM控制下转换器的驱动能力、电感电流纹波和输出电压纹波之间相互制约的关系,并采取了一种可以由两路任意升/降压输出灵活复用的自适应导通时间控制方法。经0.25μm 2P4M CMOS混合信号工艺流片验证,测试结果显示DCM和PFM时序与设计方案吻合,各种转换条件下输出电压纹波在40~70 mV。通过比较发现,对轻载效率的提升可以达到30%以上。     

一种用于FPGA的快速锁定全数字延时锁定环的设计实现

本文提出了一种用于FPGA中DDR SDRAM控制器的接口快速锁定的全数字延时锁定环。该电路对数据选择脉冲(DQS)实现90度的相位偏移。为了实现延时锁定环的快速锁定,同时解决了错误锁定的问题,本文提出了一种新颖的数字时间转换器的结构。在延时环路中设计了占空比纠正电路,实现50％的占空比输出。该延时锁定环电路采用0.13μm标准CMOS工艺设计制作。测试结果表明,工作频率范围为75MHz～350MHz,数字控制延时链(DCDL)的调节精度为15ps,并且电路的闭环特性能跟踪电压、温度等环境的变化。