ADT7100划片机的使用和维护

划片是电子器件封装工艺中重要的工艺之一,是将一整片晶圆切割成每个独立的个体,芯片切割的质量直接影响封装的质量和器件的性能。划片机有SAW类型的划片机,还有激光划片机。作者多年以来一直从事划片工艺,现对在用的ADT7100机器的结构、维修和维护作介绍,同时简单分析划片工艺。     

芯片强度改进--减薄前划片+等离子包蚀刻

对于目前的多层芯片封装和IC卡, 不仅在组装工艺的提高良品率中要求芯片强度高, 而且在封装之后还要求有更好的使用期限。根据更薄晶圆的要求, 引入了消除晶圆减薄引起损伤的各种应力解除方法, 但在应力解除之后的划片中又引起了机械损伤, 通过这些方法不可能使芯片强度达到最大。因此, 我们开发了一种结合减薄前划片(DBG)的等离子蚀刻的应力解除方法。减薄前已完成划片工序的晶圆可在其底面和划切面同时用氟基蚀刻, 从而消除机械损伤。我们已能够通过比较经历过常规应力解除芯片来确认被改进芯片强度的平均、最小、最大值。可以预期这项技术将被用于提高今后将进一步扩展的IC卡(即信用卡, 身份证)的寿命要求。     

酷词探讨

die，芯片，又称裸片。原意是晶体管或二极管的管芯，随着集成电路(IC)的出现，其涵义延伸到IC的管芯。封装、测试等产业群一般把wafer划片后的小片称为die。在IC制程中，IC生产往往从wafer(晶圆片)加工开始，经过氧化、光刻、选择掺杂和布线等生产、在一块wafer上可制得数十至数百个功能完全相同的电路；再通过划片工艺，封装后就成为市场上的IC产品。可见，wafer是指IC生产中划片工艺前的半导体晶圆片，chip或die是由wafer分割而成的具有一定功能的小芯片，含义都是芯片，只是IC制造的前工序产业群习称chip，封装、测试等后工序产业…     

微结构传感器芯片划切工艺优化

MEMS传感器技术的发展,伴随着新结构、新材料、新工艺应用在晶圆制造中[1]。这对封装核心工序的划片工艺提出了很大挑战。主要通过芯片划切过程中容易出现的几个异常现象对微结构敏感芯片划切过程中的破片进行分析,提出了一些解决微结构芯片划切过程中存在问题的办法,并进行了划切参数的优化。     

超薄圆片划片工艺探讨

集成电路小型化正在推动圆片向更薄的方向发展,超薄圆片的划片技术作为集成电路封装小型化的关键基础工艺技术,显得越来越重要,它直接影响产品质量和寿命。本文从超薄片划片时常见的崩裂问题出发,分析了崩裂原因,简单介绍了目前超薄圆片切割普遍采用的STEP切割工艺。另外,针对崩裂原因,还从组成划片刀的3个要素入手分析了减少崩裂的选刀方法。     

晶圆切割崩裂的成因和预防措施探讨

随着电子技术的发展,对集成电路封装工艺的要求越来越高。封装核心工序中划片工序造成的晶圆崩裂问题是一个工艺难点,也是制约封装行业发展的瓶颈之一。本文主要对晶圆崩裂的机理进行了分析,探讨了晶圆切割过程中影响其崩裂的各关键因素,从而针对性的提出了预防晶圆崩裂的有效方法。     

硅片划片加工

<正> 硅片制备后经过一系列半导体工艺,制成规则排列的器件。最后采用划片工艺,将器件切割分离,供线焊封装。划片方法有划裂、激光划片、金刚石划片。古老的划裂法无法得到整齐切缝,致使高速粘片机无法准确取放,并常常伴有裂纹倾向。划裂后还要作第二步裂片,生产率低。激光划片速度很快,但是设备投资、维修费用很高,划片中     

超薄型圆片级芯片尺寸封装技术

ShellCase公司的圆片级封装技术工艺,采用商用半导体圆片加工设备,把芯片进行封装并包封到分离的腔体中后仍为圆片形式。圆片级芯片尺寸封装(WL-CSP)工艺是在固态芯片尺寸玻璃外壳中装入芯片。玻璃包封防止了硅片的外露,并确保了良好的机械性能及环境保护功能。凸点下面专用的聚合物顺从层提供了板级可靠性。把凸点置于单个接触焊盘上,并进行回流焊,圆片分离形成封装器件成品。WL-CSP封装完全符合JEDEC和SMT标准。这样的芯片规模封装(CSP),其测量厚度为300μm-700μm,这是各种尺寸敏感型电子产品使用的关键因素。     

硅的深度反应离子刻蚀切割可行性研究

评估了使用深反应离子刻蚀工艺来进行晶圆的切割,用于替代传统的刀片机械切割方式。结果表明,使用深反应离子刻蚀工艺,晶圆划片道内的硅通过等离子化学反应生成气态副产物被去除,从而避免了芯片侧面的机械损伤。切割后整个晶圆没有出现颗粒沾污,芯片边缘没有崩角以及开裂等损伤。该工艺还可以适用于更窄的划片道切割要求。     

半导体封装划片工艺及优化（一）

在一个晶圆上,通常有几百个至数千个芯片连在一起。它们之间留有80um至150um的间隙,此间隙被称之为划片街区（SawStreet）。将每一个具有独立电气性能的芯片分离出来的过程叫做划片或切割（DicingSaw）。目前,机械式金刚石切割是划片工艺的主流技术。在这种切割方式下,金刚石刀片（DiamondBlade）以每分钟3万转到4万转的高转速切割晶圆的街区部分,     

晶圆切割中背面崩裂问题的分析

半导体技术不断发展,越来越多的新材料、新工艺应用在晶圆制造中。这对封装核心工序的划片工艺提出了很大挑战。在划片工艺中背面崩裂的控制是一个难点。文章主要是从工艺材料、工艺条件、划片刀以及设备四方面分析产生背面崩裂的主要因素以及优化方法。同时介绍了两种控制背面崩裂较有效的切割工艺：减少应力的开槽切割工艺和DBG工艺。     

半导体封装划片工艺及优化(一)

在一个晶圆上,通常有几百个至数千个芯片连在一起。它们之间留有80um至150um的间隙,此间隙被称之为划片街区(Saw Street)。将每一个具有独立电气性能的芯片分离出来的过程叫做划片或切割(Dicing Saw)。目前,机械式金刚石切割是     

什么是"邦定"

邦定是英文“bonding”的译音，是芯片生产工艺中一种打线的方式，一般用于封装前将芯片内部电路用金线与封装管脚连接。一般bonding后(即电路与管脚连接后)用黑色胶体将芯片封装，同时采用先进的外封装技术COB(Chip On Board)。这种工艺的流程是将已经测试好的晶圆植入到特制的电路板上，然后用金线将晶圆电路连接到电路板上，再将融化后具有特殊保护功能的有机材料覆盖到晶圆上来完成芯片的后期封装。     

圆片级封装技术

圆片级封装(Wafer-LevelPackaging,WLP)已成为先进封装技术的重要组成部分,圆片级封装能够为芯片封装带来批量加工的规模经济效益。在圆片规模上开始加工,结束于芯片规模的圆片级封装技术将在面型阵列倒装芯片的封装中得到日益广泛的应用。圆片级封装加工将成为业界前端和后端之间的高性能衔接桥梁。综述了圆片级封装的技术及其发展趋势。     

扇出型晶圆级封装中圆片翘曲研究

在扇出型晶圆级封装工艺中,由于芯片材料与塑封料之间的热膨胀系数差异,晶圆塑封过程中必然会形成一定的翘曲.如何准确预测晶圆的翘曲并对翘曲进行控制是扇出型晶圆级封装技术面临的挑战之一.在讨论圆片翘曲问题时引入双层圆形板弯曲理论与复合材料等效方法,提出一套扇出型晶圆级封装圆片翘曲理论模型,并通过有限元仿真与试验测试验证了该翘...     

平面磨床法加工硅单晶基准小面

随着集成电路的不断发展,集成度的不断提高,对材料及材料加工提出了越来越高的要求,目前在半导体电路的生产中,大多数采用大园片生产,即在大园片上制造出若干个分离管芯或电路,然后用划片分割的方法把这些管芯或电路分割成单个单元,再经过键压封装等工序完成器件生产.由于硅单晶各晶向是有各向异性的性质,以往任意排列的管芯图形划片时受到{111}解理面的影响,划片后不沿刀痕碎裂,而是沿解理面裂     

圆片级封装技术展望

圆片级封装(Wafer-Level Packa-ging,WLP)已成为先进封装技术的重要部分。全圆片级封装虽然能够为芯片封装带来批量加工的规模经济效益,但由于系统集成方面的某些因素限制了其在主流应用中的推广。在圆片规模上开始加工,但结束于芯片规模的部分圆片级封装将在面型阵列倒装芯片的封装中得到日益广泛的应用。圆片级封装加工将成为业界前端和后端之间的高性能衔接桥梁。     

薄片划片微损伤与芯片断裂强度探讨

超薄圆片的减薄、划片技术是集成电路封装小型化的关键基础工艺技术,随着减薄后化学机械抛光（CMP）、旋转腐蚀、干法刻蚀或干法抛光等释放应力技术被广泛采用,减薄造成的圆片背面损伤几乎为零,所以划片造成的微损伤对芯片断裂强度的影响变得越来越突出。本文分析了影响芯片断裂强度的主要原因,对薄片划片微损伤的来源、危害及解决方法进行了探讨。同时,着重介绍了一种新的激光划片方式,即喷水波导激光（LMJ）划片法。     

用激光刻划半导体圆片

在微电子元器件生产中，必须把一定结构的半导体圆片划成单片。划片不是使用金刚石刀，就是使用旋转的切割盘。当金刚石锯的工艺变量、刻划力和断裂压力已知且能受控时，后一种方法的生产率很高，划片率几乎达100%。金刚石刀和切割盘在半导体圆片上除了腐蚀材料外，还产生足够大的机械应力,使圆片在垂直于刻划力的作用下被划开。剩余应力横向延伸到供使用的活动隔片为止、从而使相邻元器件免受损伤。     

一种用于硅基光电子芯片端面封装的深硅刻蚀工艺

硅基光电子芯片的端面耦合器具有大带宽、低损耗、偏振不敏感等优点,使人们希望在端面封装方面获得突破。提出了一种用于硅基光电子芯片端面封装的深硅刻蚀工艺,利用等离子体刻蚀形成的斜面与光纤阵列的封装面进行匹配封装,降低封装中的耦合反射;利用斜面刻蚀工艺和深硅刻蚀工艺相结合的方法制备深硅刻蚀槽,提高了晶圆划片的冗余度,通过控制深硅刻蚀槽内的划片位置来消除台阶凸起对光纤封装造成的不利影响,使在后续封装过程中无需对芯片端面台阶凸起实施磨抛工艺。实验结果显示,基于该工艺,端面耦合器损耗劣化小于0.1 dB。该封装结构可以在晶圆流片阶段实现制备,具有可大规模生产、降低硅基光电子芯片端面封装成本的优点,以及广阔的工程应用前景。