用于77GHz毫米波雷达的模拟基带电路设计

实现了一个带宽和增益可配置、高线性度、低噪声的模拟基带电路,可应用于77 GHzCMOS毫米波雷达接收机.电路包括一个带宽可配置的5阶巴特沃斯低通滤波器模块、三个可编程增益放大器模块以及三个直流失调消除环路.增益范围为18～70 dB,增益步进为6 dB;带宽为200 kHz～2 MHz;噪声系数最小为24 dB;输出1-dB压缩点为5.1 dBm,在最高增益时,IIP3为-52dBm;功耗为14.6 mA@1 V.电路采用65 nm CMOS工艺实现,芯片面积为1.2×0.93 (mm2).     

245 GHz接收机芯片片外测试与实验

为了实现太赫兹气体频谱分析传感器,对245 GHz次谐波接收机芯片的片外测试展开研究。建立了245 GHz次谐波接收机片外测试系统以及基于245 GHz接收机芯片及发射机芯片的气体频谱分析传感器片外展示测试系统,对245 GHz次谐波接收机芯片转换增益和带宽进行测试。片外测试系统得到15 dB转换增益和15 GHz带宽;片外展示测试系统得到9 dB转换增益和16 GHz带宽。片外测试系统和片外展示测试系统结果基本吻合。在片外展示测试系统中加入气腔,即构成气体频谱分析传感器。与现有同类型传感器相比,本文的次谐波接收机具有高增益、高带宽、集成本地振荡信号、低功耗等优势,非常适用于消费电子领域小体积的智能气体频谱分析传感器。     

宽中频CMOS下变频器单片

该文介绍了一种工作于毫米波频段的宽中频(IF)下变频器。该下变频器基于无源双平衡的设计架构,片上集成了射频(RF)和本振(LO)巴伦。为了优化无源下变频器的增益、带宽和隔离度性能,电路设计中引入了栅极感性化技术。测试结果表明,该下变频器的中频带宽覆盖0.5～12 GHz。在频率为30 GHz、幅度为4 dBm的LO信号驱动下,电路的变频增益为–8.5～–5.5 dB。当固定IF为0.5 GHz、LO幅度为4 dBm时,变频增益随25～45 GHz的RF信号在–7.9～–5.9 dB范围内变化,波动幅度为2 dB。LO-IF, LO-RF, RF-IF的隔离度测试结果分别优于42, 50, 43 dB。该下变频器芯片采用TSMC 90 nm CMOS工艺设计,芯片面积为0.4 mm2。     

宽中频CMOS下变频器单片

该文介绍了一种工作于毫米波频段的宽中频(IF)下变频器.该下变频器基于无源双平衡的设计架构,片上集成了射频(RF)和本振(LO)巴伦.为了优化无源下变频器的增益、带宽和隔离度性能,电路设计中引入了栅极感性化技术.测试结果表明,该下变频器的中频带宽覆盖0.5～12?GHz.在频率为30?GHz、幅度为4?dBm的LO信号驱动下,电路的变频增益为–8.5～–5.5?dB.当固定IF为0.5?GHz、LO幅度为4?dBm时,变频增益随25～45?GHz的RF信号在–7.9～–5.9?dB范围内变化,波动幅度为2?dB.LO-IF,?LO-RF,?RF-IF的隔离度测试结果分别优于42,?50,?43?dB.该下变频器芯片采用TSMC?90?nm?CMOS工艺设计,芯片面积为0.4?mm2.     

应用于60GHz无线收发机内的带宽大于3GHz的无电感CMOS可编译增益放大器

这篇文章呈现了一个应用于60GHz无线收发机内的带宽大于3GHz的无电感CMOS可编译增益放大器,使用了改进的带负电容抵消技术Cherry-hooper放大器作为增益单元,采用了新颖的电路技术来实现增益调节,该技术在宽带PGA的设计中具有普适性,并且可以大大简化宽带PGA的设计。PGA通过两级增益单元和一级输出BUFFER的级联获得了最大增益30dB和远宽于3GHz的带宽。该PGA集成进整个60GHz无线收发机里面并且用TSMC65nm的CMOS工艺获得实现。整个接收机前端的测试结果表明接收机前端获得了18dB的可变增益范围和>3GHz的带宽,这证明提出的PGA本身获得了18dB的可变增益范围并且带宽是远大于3GHz的。该PGA电源电压为1.2V,功耗为10.7mW,核心版图面积仅仅为0.025mm^2。     

12×10Gb/s CMOS并行光接收机前置放大器阵列设计

采用SMIC 0.18 μm CMOS工艺,设计了一种12路并行、每路工作速率为10Gb/s的光接收机前置放大器阵列,应用于高速芯片间的光互连.整个电路通过1.8V电压供电,采用RGC结构和有源电感并联峰化技术,单路中频跨阻增益为47.1dBΩ,-3dB带宽为8.9GHz.芯片工作时总的传输速率为120Gb/s.     

1.8～2.7GHz可调谐八波段时分LTE多模接收机前端的分析与设计

摘要：本文阐述了支持八波段可调谐时分LTE多模接收机前端的分析与设计,覆盖1.8～2.7GHz频率范围并支持5/10/15/20MHz三种带宽和QPSK/16QAM/64QAM 三种调制方式。零中频可调谐接收机前端的设计包括了可调谐窄带可变增益低噪声放大器,电流型下变频混频器和二阶低通输出跨阻放大器,可变增益预放大器,可调谐四阶切比雪夫低通信道选择滤波器和截止频率矫正电路,中频可变增益放大器。 窄带低噪声放大器可以在调谐范围内自由调节中心频率,从而替代了传统多模接收机中的低噪声放大器阵列,节省了芯片面积。模拟基带部分也可以通过数字接口调节增益和信道选择带宽。芯片在SMIC 0.13μm 1P8M CMOS上实现,测试结果显示双边带噪声系数达到4.6dB, 带外IIP3达到-14.5dBm,30～94dB增益范围。1.2V电源电压下芯片消耗功耗为54mA。     

微波副载波复用多路光纤传输系统光发射机的研究

研制成功了直接调制带宽达2GHz的光发射机．在600MHz～2．8GHz范围内光发射机的输入反射小于－12dB。在使用频段内互调失真与载波比约为－20dB。在微波副载波多路卫星调频电视（0．97－1，47GHz）光纤传输系统中，该光发射机工作稳定，光发射机输出的光信号经40km单模光纤后获得了令人满意的图象质量（载噪比17dB）。     

应用于SC-UWB收发机的CMOS射频接收前端电路设计

设计了应用于单载波超宽带（SC-UWB）无线收发机中的CMOS射频接收前端电路. 该前端电路采用直接变频结构,包含一个差分低噪声放大器（LNA）、一个正交混频器和两个中频放大器。其中,LNA采用源级电感负反馈结构.首先给出了该类型LNA中输入匹配带宽关于栅源电容、工作频率及匹配目标值的表达式 然后考虑到栅极片上电感、键合电感及其精度,提出了在增益和功耗约束下的噪声因子优化策略。该LNA利用两级放大级的不同谐振点实现了7.1~8.1GHz频段上的平坦增益,并具有两种增益模式来改善接收机动态范围. 正交混频器采用折叠式双平衡吉尔伯特结构. 该射频前端电路采用TSMC0.18um RF CMOS工艺设计,芯片面积为1.43 mm2. 在高、低增益模式下,测得的最大转换增益分别为42dB和22dB,输入1dB压缩点为-40dBm和-20dBm,S11低于-18dB和-14.5dB,中频3dB带宽大于500MHz. 高增益模式下双边带噪声因子为4.7dB. 整个电路在1.8V供电电压下功耗为65mW。     

一种用于医疗无线体域网的超低功耗射频收发机

本文提出了一种用于医疗无线体域网的2.4GHz频段超低功耗射频收发机,同时该收发机还带有900MHz频段辅助唤醒通信链路。根据无线体域网的非对称通信特点,我们提出了一种带有高能效非对称架构的射频收发机。该射频收发机包含一个带有超低功耗自由振荡环形振荡器的主接收机和带有快速锁定锁相环频率综合器的高速主发射机。我们还设计了一种带有高转换效率CMOS整流器的无源唤醒接收机,它使得传感器节点不仅具有按需工作的功能,同时还具有几乎为零的待机功耗。该芯片在0.18um CMOS工艺上实现,芯片核心面积为1.6mm2。主接收机在接收100Kbps数据率的OOK调制信号时,可以实现-55dBm的灵敏度;在1V电源电压下,仅消耗210uA电流。主发射机的发射功率为 3dBm,可以实现最大数据率为4Mbps/500Kbps/200Kbps的OOK/4FSK/2FSK调制,在1.8V电源电压下分别消耗3.25mA/6.5mA/6.5mA电流。无源唤醒接收机的最小可检测输入射频能量为-15dBm,整流器的转换效率大于25%     

后CMOS器件的候选者

介绍了几种后CMOS器件可能的候选器件:谐振隧道器件、单电子晶体管、碳纳米管晶体管、分子器件和自旋晶体管。     

环形振荡器对称负载特性分析

对称负载一经提出后,由于其对称性好、高线性度、易于实现等优点而在电荷泵锁相环压控振荡器的设计中广泛采用.文中就对称负载的I-V特性在一级近似模型下进行理论分析,并采用SMIC 0.18μm CMOS工艺库进行仿真,在一阶模型近似下的仿真结果与理论推导完全一致.此外,从影响压控振荡器性能的角度,对于对称性负载设计参数的选取给出了指导性意见.     

多输出的CMOS带隙基准源的设计

带隙基准电压源是模拟电路中的一个重要单元。本文是基于无线局域网802．11a标准的无线收发机项目，采用SMIC0．18um RF CMOS工艺设计的一个多输出的带隙参考电压源，用于系统中需要精确参考电压的部分电路。总电路包括启动电路，误差放大器，带隙产生基本电路，多输出电路。芯片后仿真得到温度系数在-15℃到85℃范围内为13ppm／℃，经过流片测试后得到10MHz频率时最差PSRR大于20dB，可满足后续电路实际使用。     

一种新型低压COMS四象限模拟乘法器

提出了一种采用有源衰减器和全差分电流传输器(FDCCⅡ)为核心的新型低压CMOS四象限模拟乘法器.PSPICE仿真表明,当电源电压为±1.5 V时,电路功耗小于75μW.该乘法器电路具有较好的线性输入范围,达到±1 V,当输入电压范围限于±0.8V时,非线性误差小于0.6%,-3 dB带宽约为10 MHz.     

一种基于准浮栅技术的0.6V,2.4GHz CMOS混频器

讨论分析了准浮栅晶体管的工作原理、电气特性及其等效电路.基于准浮栅NMOS晶体管,对Gilbert混频器电路结构进行改进设计,实现了超低压混频器.基于TSMC 0.25μm CMOS工艺的BSIM3V3模型,采用Hspice对混频器进行了仿真,仿真结果显示,该混频器在0.6V的单电源电压下,仍可以对2.4GHz的正弦信号进行混频,转换增益为-21.8dB,三阶输入截止点的值为34.6dB.     

一种基于多数决定门的新型全加器的设计

在对现有全加器电路研究分析的基础上,提出了一种基于低功耗XOR/XNOR电路和多数决定门的新型高性能全加器电路.多数决定门采用输入电容和静态CMOS反相器实现,降低了电路的功耗,提高了运算速度.采用TSMC 0.18 μm CMOS工艺器件参数,对全加器进行Spectre仿真.结果表明,在2.4 V到0.8 V电源电压范围内,与已有的全加器相比,新全加器在功耗和延迟上都有较大程度的改进.     

99.1 mW 12位40 MSPS流水线A/D转换器

设计并实现了一种12位40 MSPS流水线A/D转换器,并在0.18 μm HJTC CMOS工艺下流片.芯片工作电压为3.3 V,核心部分功耗为99.1 mW.为优化ADC功耗,采用多位/级的系统结构和套筒式运放结构,并采用逐级按比例缩小的设计方法进一步节省功耗.测试结果表明,A/D转换器的DNL小于0.46 LSB,INL小于0.86 LSB;采样率为40 MSPS时,输入19.1 MHz信号,SFDR超过80 dB,SNDR超过65 dB.     

2.4GHz可变增益CMOS跨阻放大器设计

设计了一种2.4 GHz低功耗可变增益跨阻放大器.该放大器为两级放大结构,主要应用于电流模式发射机后端的电流-电压信号转换及放大.第一级放大使用电流复用结构,第二级放大使用共源共栅差分结构.通过控制第一级的跨阻式反馈电阻的大小及第二级偏置电压的大小,在基本不影响输入、输出匹配的情况下,可以得到连续15 dB的增益变化范围.在2.4 GHz及高增益模式下,增益可达18.27 dB,噪声仅为1.061 dB,功耗也仅为6.38 mW.     

UHF RFID标签芯片模拟射频前端设计

对射频识别标签芯片系统结构及工作原理进行分析,设计应用于符合ISO18000—6C／B两种标准的UHFRFID标签芯片的模拟射频前端,主要包括整流电路、稳压电路、调制／解调电路、上电复位及时钟产生电路。模拟射频前端芯片采用TSMC0．18μm CMOS混合信号工艺流片验证。测试结果表明,所研制的模拟射频前端性能满足UHF RFID标签芯片系统要求。     

增益可调宽带CMOS低噪声放大器设计

设计了一种应用于超宽带系统中的可变增益宽带低噪声放大器。电路中采用了二阶巴特沃斯滤波器作为输入和输出匹配电路;采用了两级共源共栅结构实现电路的放大,并通过控制第二级的电流,实现了在宽频带范围内增益连续可调;采用了多栅管(MGTR),提高了电路的线性度;设计基于SMIC 0.18μm CMOS工艺。仿真结果显示,在频带3~5 GHz的范围内最高增益17 dB,增益波动小于1.8 dB,输入和输出端口反射系数分别小于-10 dB和-14 dB,噪声系数nf小于3.5 dB,当控制电压Vctrl=1.4 V时,IIP3约为2 dBm,电路功耗为16 mW。