基于FPGA的2DPSK信号产生器的设计与实现

用VHDL设计了一种2DPSK信号产生器，测试和实际应用表明其性能稳定可靠。     

低噪、高效梳状谱产生器

本文阐述了低相噪、高次倍频器的设计原理,介绍了所研制的低噪、高效梳状谱产生器的技术性能。研制结果表明,该设计完全达到了技术指标要求,且工作稳定、可靠。     

基于FPGA的机载DME抖频信号产生器设计及实现

机载测距机系统是现代飞机上必不可少的重要导航设备,DME测距的核心是采取闪频原理来实现应答脉冲的识别,抖频信号产生器是实现闪频原理的关键电路。基于FPGA设计并实现了机载DME抖频信号产生器电路,该电路主要包括随机数发生器、可变分频器等模块。经测试表明,电路性能稳定,工作可靠。     

低附加相位噪声梳状谱产生器

阐述了梳状谱产生器的设计原理,并介绍了一种新型梳状谱产生器,即非线性梳状谱产生器。应用该产生器设计的某频率源具有极低的相位噪声,在X频段,偏离载频1kHz处,频率源输出信号的相位噪声优于-108 dBc。     

新型雷达高度表用声表面波调频信号产生器

介绍以ＬｉＮｂＯ３为基片，产生中频７０ＭＨｚ的声表面波宽带线性调频信号器件的设计及原理，在声表面波器件设计中采用了倾斜色散换能器结构，成功地制作出了相对带宽超过７０％的线性调频信号产生器。该信号产生器用于一种新型雷达高度表，试验结果令人满意     

VXI总线240 MS/s高速任意波形产生器模块的研制

提出了一种高速VXI总线任意波形产生器模块的设计原理和实现方法。给出了模块VXI总线A16／A24寄存嚣基接口电路及实现高速波形合成的关键硬件技术。介绍了模块驱动程序的设计方法。试验测试表明，所研制的任意波形产生器模块能达到设计指标。     

高频帧数字场景产生器硬件系统的设计与实现

本文对场景产生器进行了需求分析,确定了“高性能PC机 PCI扩展卡”的系统结构,划分了系统的硬件功能,阐述了硬件的设计实现方案。经过设计实现后的实际测试,设计实现的场景产生器各项性能指标能够满足使用要求。场景产生器的结构合理、灵活,处理能力的余量较大,可以胜任更多的功能。     

LS-DSP地址产生器生成算法与逻辑实现

由于传统的内嵌地址产生器不能有效地支持数字信号处理应用的需要,在开发面向航天应用的高速信号处理器LS-DSP时,设计支持数字信号处理应用的地址产生器成为LS-DSP开发中的重要环节。本文通过研究常用的数字信号处理计算的数据地址运算特点,提出了LS-DSP地址产生器的生成算法。在根据该算法逻辑实现LS-DSP地址产生器时,为了减小地址产生器面积,针对循环类地址计算又提出了一种快速的动态START、END产生方法。实验结果表明,LS-DSP使用本文的地址产生器比采用传统的地址产生器可有效的提高数字信号处理运算的速度。     

一种嵌入式SIMD协处理器地址产生器的设计

文章介绍了一种新的嵌入式SIMD协处理器地址产生器.该地址产生器主要完成地址计算和协处理器指令的场抽取功能.为了提高协处理器的性能,地址产生器中设计了新的传送路径.该传送路径能够不通过地址产生器中的ALU而把数据送入寄存器中,这个传送路径能够减少ldN指令的一个延迟周期.在SMIC0.18微米标准库单元下,该地址产生器的延迟能够满足周期为10ns的协处理器.     

延迟m序列线性组合的递推算法

在建立延迟ｍ序列产生器的电路模型的基础上，把延迟ｍ序列由ｍ序列产生器某些寄存器级模２和而成的组成问题映射为反反列产生器的状，推导出互反序列产生器状态的递推式，提出了延迟ｍ序列线性组合分析的普遍递推算法。     

FPGA动态可重构逻辑设计初探

介绍了ＦＰＧＡ动态可重构技术的原理,提出一种采用常规ＳＲＡＭ编程ＦＰＧＡ来实现的动态可重构数字逻辑系统设计的新构想,并以小型时序信号发生器为例讨论了这种系统区别于传统数字逻辑系统的设计特点和应用前景。     

DDS信号源的FPGA实现

采用直接数字频率合成技术（DDS）,通过数字控制相位信号的增量在FPGA中实现频率可调的信号发生器,所产生的信号不仅幅度频率灵活可调,并具有频率分辨率高、切换速度快、相位噪声低等优点,因而该系统设计在相关的科研实践中具有重要意义。     

一种高精度、频率连续可调的信号源的设计

分析DDS技术的工作原理基础上,采用了DDS技术,以微控制器MSP430F135为主控电路,AD9833芯片为核心,开发了一种频率范围设定宽、频率连续可调、响应速度快的信号源发生器,并对该信号发生器的系统结构和软硬件进行了详细的设计。针对传统计算频率控制字存在的计算量大、频率设定效率低、占用存储空间大或设定频率有误差累积效应等缺点,研制了一种新的计算频率控制的算法,该方法不需计算大量数据、不需大量存储空间而且可显著减低误差的累积效应,可有效应用于信号源的设计中。     

基于FPGA的数字信号传输性能分析仪

文中分析的FPGA系统以数字电路为核心,由数字信号发生器、低通滤波器、加法器、伪随机信号发生器、数字信号分析电路组成。并通过对系统方案的对比,以及电路、软件的分析与设计,针对数据率误差、伪随机码误差、眼图和眼幅度均进行了实测,检测结果显示误差值均在允许范围内。     

A Real-Time Digital Simulation of Synchronous Machines: Stability Considerations and Implementation

The study of the transient behavior of a large power system has been difficult and time consuming even on mainframe computers. One way to obtain real-time studies is to configure digital simulation modules in a parallel processing network that corresponds to the physical system. The focus of this work is on the creation of a generator module that is compatible with such a digital simulation network. To approach operation in real time, a fast and accurate state equation integrator is required. Investigation has revealed that the load imposed on the simulated generator plays a major role in the stability of the integration routines. The linearized stability limits of forward difference, modified Euler, fourth-order Runge-Kutta and Adams-Bashforth-Moulton integration methods were calculated for an impedance terminated generator. These were found to agree closely with the corresponding experimentally determined nonlinear limits. The TMS32010 digital signal processor was chosen as the heart of the generator simulator module, and fixed-point arithmetic routines were developed to make it a high-speed state equation integrator. Operation in real time was achieved for an infinite bus-type termination, but an impedance load led to a somewhat slower simulation.     

基于FPGA的数字电视信号发生器的设计与实现

阐述了数字电视信号发生器基本原理及基于片上系统SoC(System on Chip)的FPGA具体实现。该系统能产生符合国际标准的18种普遍采用的数字电视测试用图像信号,并提供YPbPr,RGB两种视频数字和模拟输出接口。对FP-GA内部逻辑功能结构及系统的硬件构成进行了详细的说明,用单芯片多配置的方案来降低对主芯片的要求,降低了产品成本,缩短了开发周期。该数字电视信号发生器具有精度高、可靠性高、电路简单、体积小等特点。     

A High-Speed Pseudorandom Test Pattern Generator

Real-time built-in self-testing (BIST) of digital devices that incorporate functional modules of various speed is considered. A method of designing a pattern generator is suggested. This generator is capable of forming pseudorandom test patterns both with the normal speed (one test vector per clock cycle) and with a speed several times higher (several test vectors per clock cycle). With these generators, at-speed testing of multichip module components can be performed to detect both stuck-at and ac faults.     

Performance of a digital stereo FM modulator with reduced outputresolution

A digital stereo FM modulator has been built using a direct digital synthesiser (DDS). The system incorporates a digital stereo generator to provide the modulating signal. The stereo generator was sampled at 228 kHz and interpolation by 2 was carried out to move the unwanted FM sidebands further away from the FM carrier, in order to facilitate filtering. The paper presents the effects of quantisation noise on the system output by reduction in output resolution. Demodulation has been carried out so that the signal to noise and distortion ratios (SINAD) could be measured for all spectral components ⩽53 kHz with different monotone modulation frequencies and varying output resolution. An FM simulation of this process has been developed and the FM spectra produced by it are shown to match the experimental spectra almost exactly. These spectra complied with broadcast standards even with as little as a 6 bit output. The experimental system, with a 10 bit output, gives a SINAD performance which is ⩾77 dB     

基于虚拟仪器的电力系统动态模拟实验数字化改造

由于现有的纯物理动态模拟实验室已经难以满足现代电力系统实验教学要求,本文提出基于虚拟仪器的动态模拟实验数字化改造方案。以动态模拟实验中的＂同步发电机三相突然短路电流测参数＂的数字化改造为例,利用LabVIEW中的Prony分析工具对同步发电机三相短路电流进行分析,得到各个模态的信息,进而根据短路电流公式对发电机的参数进行辨识,并与传统上下包络线法作比较,说明Prony算法的有效性和数字化改造的可行性。     

数字PID控制算法在信号发生器功率控制中的研究

重点研究数字PID控制算法用于信号发生器的功率控制,利用PID先进的控制算法,提高信号发生器输出功率的稳定性和可靠性.在深入分析了增量式数字PID算法流程的基础上,给出了信号发生器功率控制框图模型,利用Matlab从理论上进行了可行性仿真,并从实际硬件电路验证了增量式PID控制算法在跟踪和稳定信号发生器输出功率的过程是一种闭环式的控制过程,实现简单,控制效果良好而且不易振荡.