FPGA和USB的双通道数据采集测试系统

提出了一种双通道数据采集测试系统的硬件实现方案。该系统采用FPGA芯片EP1C12Q240C6,SRAM芯片CY7C1061AV33和USB芯片CY7C68013A构成硬件框架,可通过USB总线接收上位机命令并上传采集的数据到PC。本文对该系统的硬件电路和FPGA内部逻辑设计做了详细的介绍。最后经过实际测试,该系统可以有效采集ADC输出信号,验证了设计方案的正确性。     

FPGA中QDRII+SRAM FIFO接口设计

为了实现模块化设计,缩短FPGA的开发周期,提出了基于Xilinx Virtex-7 FPGA的QDRⅡ+ SRAMFIFO接口设计方案.借鉴标准FIFO的设计思想,结合QDRⅡ+SRAM控制器的特点,设计基于QDRⅡ+ SRAM控制器的FIFO接口.通过原型机测试,验证了该接口不仅具有标准FIFO的功能,而且具有存储空间大等优势.     

基于SOPC的现场总线多通道实时温度采集系统设计

针对温度信号实时性和同步性有较高要求的工业生产领域,设计一种具有PROFIBUS现场总线接口的多通道实时温度采集系统。系统采用Nios II软核处理器实现SOPC设计;采用热电偶构建温度采集前端电路,利用FPGA实现模数转换器ADC以及其他外围设备工作的控制;采集的数据利用乒乓控制原理存储在高速FIFO中,从而实现数据的高速无缝缓存和处理,并通过PROFIBUS现场总线实现与上位机之间的高速数据通信。     

半实物仿真系统中数据传输与采集系统设计

提出了一种红外敏感器半实物仿真系统中多路实时数据传输与采集系统的设计方法,采用FPGA内的SRAM块实现所要传输与采集数据的缓冲存储,并通过高速USB2.0接口芯片实现与主机的接口,最后,由主机工作站完成对数据的后期处理.该硬件系统作为整个仿真系统的一部分,具有数据传输高速、准确、实时等特点,满足实时仿真系统的要求.     

基于FPGA的高速模拟信号采集卡设计

测试系统中的信号采集是系统的一个重要环节;文章提出了一种基于FPGA的高速模拟信号采集卡,采用Verilog HDL实现FPGA内部逻辑电路设计,采用AD7938实现ADC采样模块;总线选择BLVDS,FPGA完成BLVDS总线上数据的接收、发送以及数据的缓存,上位机指令和板卡反馈数据依照Modbus协议进行传输,C8051F120完成对FPGA内部BLVDS接收电路缓存数据的读取,根据上位机指令对AD7938控制寄存器以及影子寄存器进行控制,并启动BLVDS驱动电路完成数据的发送;实验结果表明:通信速度快、稳定、可靠,电压采集的结果控制在±0.10V允许范围内。     

QDR—Ⅱ SRAM在高速数据采集系统中的应用

随着数字通信技术的发展,对高速大容量数据存储的要求越来越高。本文在分析QDR-Ⅱ SRAM的存储器结构和主要操作时序的基础上,详细介绍了QDR—Ⅱ SRAM控制器的设计以及在高速数据采集系统中的应用。     

基于FPGA和USB接口的多通道导航信号采集系统设计

针对无线电导航系统中多通道信号处理需求,设计了一种基于FPGA和USB接口的低成本、快速、和高可靠性的多通道数据采集系统;详细介绍了系统结构以及FPGA控制SRAM芯片实现数据缓存的关键技术,运用FPGA内部的硬件调试工具(SignalTapⅡ)验证了系统数据传输的可靠性能;系统可靠传输速度可达20Mbytes/s,可广泛用于多路、高速信号采集场合,已投入到实际应用。     

基于FPGA高速数据采集与存储系统的设计

对高速数据采集系统进行了研究,基于其采集速率的问题,提出了一种基于FPGA的高速数据采集系统。利用FPGA实现对12bit的A/D转换器ADC12D800的控制,使用其1.6Gsps双沿采样工作模式完成对400MHz以下高频信号的数据采集。通过设计数据存储方式来降低数据传输速率,使数据经USB传至PC机来实现高频信号地实时采集与存储。实验结果表明它可以实时、高效地完成数据采集,可以应用到雷达、通信、电子对抗等领域。     

基于FPGA双通道高速数据采集系统的设计与实现

在高性能数据采集系统的设计中,经常遇到两个问题:高采样率情况下,因申扰严重使采样数据不可靠;对物入信号幅度的自适应需要额外硬件开销,增大系统的复杂性;该设计以FPGA器件XC3S500E为核心,选用数据采集芯片MAX12529进行高速双路同步采样.配置MicroBlaze处理器管理各模块,构成一个双通道高速实时数据采集系统;在FPGA内部实现delta-sigma算法的DAC,实现增益实时控制;在采样率为100Msps时,ADC所有位数均有效;系统从合理端接、码型选择和差分时钟等技术细节方面解决了以上问题.     

基于FPGA的高速模数转换器评估系统

设计并验证了一种基于现场可编程逻辑阵列（FPGA）的高速模数转换器（ADC）评估系统。基于FPGA设计了底层逻辑,根据不同的测试指标控制ADC的信号采集和数据转换,将模拟输入信号转换为数据存储到FPGA的分布式存储器（Block RAM）中,通过用户数据报协议（UDP）将数据传输到电脑端的基于MATLAB开发的上位机,由电脑中央处理器（CPU）负责处理计算数据并输出测试结果到用户界面上。以一款16位、采样率100 MS/s的ADC为例,以该评估系统对ADC的各项参数指标进行测试和分析。实验结果表明,该系统可以实现高速、高精度ADC的测试和评估。     

基于DSP和FPGA的被动声探测实时采集系统设计

为了给被动声探测技术研究提供实验验证平台,设计了一种可以进行实时数据采集和处理的系统方案.整个系统以数字信号处理器(DSP)和现场可编程门阵列(FPGA)为基本架构,由FPGA控制模数转换器(ADC)采集数据,通过USB 2.0电路将数据传送给个人计算机(PC),用于初期的离线验证;FPGA将采集到的数据通过外部存储器接口(EMIF)传递给DSP,用于实时处理.实验证明:系统实现了被动声探测中的实时数据采集、离线数据存储.数据采集与数据处理分别由不同处理器执行,提高了系统的响应速度与处理性能,能够满足探测系统的实时性要求.     

基于FPGA的高速采样缓存系统的设计与实现

为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0 软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明：在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。     

基于FPGA的多功能数据采集系统设计

设计了一种以现场可编程门阵列(FPGA)为核心的数据采集系统.系统具有4个采集通道,直接通过上位机的指令配置,可根据实际需求选择实时采样或高速采样.设计了采集系统的硬件电路,开发了FPGA程序,以实现数据采集、存储、自动电桥平衡、状态反馈等功能,采用RS-232串口方式与上位机通信.实验证明:系统实现了预期功能,可达到实时采样频率为2.88 kHz和高速采样频率为91.5 kHz的数据采集.     

2Gsps高速数据采集系统的设计与实现

介绍了2Gsps采样率高速数据采集系统的构成及设计要点,通过采用ADC+FPGA的设计方法简化了系统硬件构成,实现了系统实时采集存储。该系统已应用于辐射探测脉冲信号测试中,获得了良好实验结果。     

基于ARM的纸币号码识别系统

针对纸币号码识别系统需求不断攀升,采用ARM,FPGA技术及接触式图像传感器（CIS）图像采集系统,提出一种实时采集高速图像信息及图像预处理的方法;系统以硬件设计为主,采集到的CIS图像信号经过明暗输出补偿、二阶滤波、模数转换、二值化等前置调理,保存在静态同步内存（SRAM）中,供ARM作进一步图像处理;系统中CIS传感器的时序信号由FPGA设计,实验表明,该识别系统运行稳定可靠,实时性好,集成度高,采集图像清晰,号码识别准确率高。     

基于Δ-Σ技术和FPGA的数据采集系统

为了改善传统数据采集系统运算能力差、分辨率低、可靠性低等缺点,结合Δ-Σ技术和FPGA,设计了一种多通道、高分辨率、宽动态范围的新型数据采集系统。提出了一种由Δ-ΣA/D转换芯片、高性能FPGA和DSP组成的数据采集系统方案及其硬件电路实现方法。系统利用A/D器件对信号进行滤波、放大、差分转换和模数转换,利用FPGA设计内部模块和时钟信号进行电路控制及实现数据缓存、数据传递等功能,由高速DSP芯片核心控制,对采样数据进行实时处理。系统能实现24位高分辨率、宽动态范围的信号数据采集与高速实时处理,可用于电压、电流、温度等参量的采集系统中。