可重用设计方法研究

可重用IP技术与软硬件协同设计、深亚微米设计技术是SoC设计的关键技术支撑。本文首先把片上系统的设计方法和传统的基于线负载模型的ASIC设计方法进行比较。然后较详细地探讨了可重用IP模块的定义、可重用IP模块的设计过程、可重用IP模块的选择等。     

基于特定SoC的软核IP快速硬核化及模型提取方法

本文根据SoC设计中对部分软核IP在布局布线上的特殊时序要求，提出一套有别于非独立的、基于特定SoC系统设计的软核IP快速硬核化和模型提取方法，有效地提高了SoC设计的效率和质量。     

片上总线WI SHBONE在多媒体处理器SoC中的开发与设计

论文先简要论述了片上总线协议及其在可重用SoC设计中的主要作用，并以基于WISHBONE片上总线设计的Flash Memory控制器设计为例，说明基于WISHBONE片上总线的SoC的可重用设计方法的可行性、科学性?     

SoC设计语言：SystemC

应用的需求和集成电路工艺的发展促进了复杂的片上系统(SoC)的实现，同时也要求新的设计方法以支持复杂SoC的设计。高效率的软硬件联合设计需要对整个SoC进行更高层次(例如Transaction Level)的抽象以提供更快的仿真速度及更高效率的SoC设计验证方法。本文介绍了一种重要的SoC设计语言：SystemC，以及基于SystemC的Transaction Level模型和使用Transaction Level模型进行SoC的软硬件联合设计的方法。     

一种基于层次平台的SoC系统设计方法

本文提出基于层次平台的SoC系统设计方法Hi-PBD,将SoC系统设计分为系统模型层、虚部件层和实部件层,达到系统设计中功能与结构分离、计算与通信分离的目的.Hi-PBD通过设计规划与虚-实综合完成3个设计层次之间的2次映射.该方法不仅重用3个层次的设计模板,而且重用设计层次间2次映射的结果,提高了重用效率.此外,Hi-PBD方法支持在3个层次修改相应设计模板以增强设计灵活性,采用性能约束传播机制确保最终设计目标满足性能要求.实验表明,Hi-PBD方法可提高SoC系统级设计效率30%-40%,平台模板重用率达到75%-90%.     

片上系统的模型检验

片上系统(SoC)的验证是一个比较复杂的问题，仅靠模拟仿真无法保证SoC设计的正确。形式化方法是利用数学推理的方法来证明其正确．是对SoC设计进行验证的一条重要途径。模型检验技术是一种完全自动化的形式化方法，针对模型检验技术，讨论了在SoC验证中的应用，指出在SoC设计中，只有把模拟仿真与形式化、半形式化的方法结合起来，才能更好的对SoC进行验证。     

基于功能信息的验证工程学过程模型研究

针对当前集成电路功能验证面临的问题，通过引入32程学思想，研究了集成电路功能验证的32程学问题。以功能验证的过程模型为研究对象．在已有过程模型的基础上，提出了一种全新的功能验证过程模型——基于功能信息的验证32程学过程模型．并讨论了模型中的若干具体问题。该模型在提高验证并行度和促进验证重用等方面有积极意义。     

参数化总线桥的设计及其可重用性测量

基于IP重用的设计方法是提高SoC设计效率的有效途径。为了使IP可以多次重用于不同系统体系结构和不同应用场合,应该尽可能提高IP的可配置能力,参数化设计是实现可配置的一种常用方法。文中研究了一个参数化总线桥IP软核的设计,并使用LOC作为度量指标定量地分析了参数化设计方法和非参数化设计对IP可重用性带来的影响。     

总线监视器的设计

随着集成电路设计规模的不断增加，传统的验证方法学由于无法提供足够的能力来检查系统所有可能功能的正确性，已经不能满足SoC验证的需求。验证重用方法学是解决这一问题的有效途径。在SoC的验证过程中．利用总线监视器对片上总线上发生的事务进行实时监视，并将监视结果以机器可读的格式显示出来，从而可以帮助验证工程师有效地判断数据传输的正确性，达到验证单个模块和系统功能的目的。本文提出了一种SoC功能。验证平台中总线监视器的设计方法，并给出了具体的实现过程。     

SOC中IP核重用技术及其接口模型

SoC是超大规模集成电路的发展趋势和新世纪集成电路的主流.其复杂性以及快速完成设计、降低成本等要求,决定了系统级芯片的设计必须采用IP(Intellectual Property)重用的方法.本文介绍可重用IP设计方法,以及IP的接口模型,有效的接口可以提高重用率,从而提高SoC的设计效率.0CP(开放核协议)将软件中的分层概念应用到IP核接口,提供一种具有通用结构的接口协议,方便了IP核与系统的集成.