在PC机上用软中断实现定时控制的方法

在ＰＣ机上用软中断实现定时控制的方法湖南省计算机专科学校向阳用ＰＣ系列微机作为工业控制的主机时，经常需要能定时地对外设端口进行查询或对串并口进行数据的读写。而且希望主程序能随机的开闭定时器及设置定时的长度，并能与定时控制系统交换数据。经研究发现可利用...     

用PC机定时中断开发精确定时系统

l概述在数据采集和实时监控系统中，为实现精确定时控制（特别是毫秒级或微秒级的）常常需要定时八十数器配合CPUI作。我们知道，在80286系列的PC机的主机板上，以一片8253（AT机是8254）为核心组成了系统的定时逻辑。8253包括三个独立、但结构相同的计数电路，分别称为计数器0．l和2。每个计数器包括：8位的控制寄存器，通过对它编程可控制工作方式；16位的计数寄存器CR和16位的输出锁存器OL，它们占用一个UO端口地址。CPU用输出指令向CR预置初值，用输人指令读回OL的值；16位的计数单元CE执行计数操作，其操作方式受控制寄存器…     

IBM—PC总线控制的地下监测系统

在深井施工中所出现的问题已经成为目前迫切需要研究解决的重要课题。为了研究解决施工等问题,要对井下400～600m的表土地压、冻结壁变形与稳定、冻结管受力与断裂、混凝土井壁受力及破坏、井壁结构以及其它井巷等地下结构物的受力状况进行研究。系统针对地下工程施工中出现的问题,以位移、温度、流量、压力、应变及荷重、冰点为主要物理量进行采集和数据处理。系统利用近代测量方法,采用多变量、多测点,客观反映该体系的静、     

扩充IBM—PC FORTRAN图形显示功能的有效方法

本文介绍了 FORTRAN 语言调用汇编语言扩充其图形显示功能。由于汇编程序所完成的功能决定于入口参数的设定,因而它适宜于诸如 CGA、EGA、CGE、VGA 不同显示卡的图形显示,调用也极为方便。     

PC—1500系列机的扩展应用

本文主要从硬件角度介绍了PC—1500系列机扩展应用中的具体设计方法,并给出了应用实例。     

利用PC机实现高速数据的精密定时采集

以ＰＣ机Ｉ／Ｏ扩展槽的两个空闲中断源为中断入口，采用简单、灵活的集成电路作为外部时钟电路，使晶报频率经过计数器分频而得各种时钟信号，然后利用ＰＣ机外中断功能，实现两级优先级中断。根据需要，可通过更换晶振的简便方法进一步提高定时精度和时钟速率，从而为完成各种高速数据采集提供了条件。利用本电路和程序，在８０２８６兼容机上实现了高速脉冲信号的精确定时采集，实践证明了本方法的优越性。     

为软件系统加上自动定时存盘功能

在微机上运行的很多软件,如绝大多数程序编辑器、WPS、AUTOCAD等,往往由于突然掉电或操作不慎而不能将文件及时存盘,致使长时间辛辛苦苦的工作付之东流。本文就这种情况提出一种简单的     

IBM PC／XT单色显示器图形功能的开发

本文通过对单色显示器图形功能的探讨,开发出屏幕上显示点位置与视频存储区的对应关系,并用汇编语言设计出单色显示器作图程序,能够被各种语言调用,方便、实用,为进一步开发和利用单色显示器提供了必要的保证。     

PPT计时程序的实现和分析

随着计算机的发展,各种办公化软件也应运而生,而PPT作为办公化软件的一种,具有非常众多的使用者,倍受大家所青睐.文中以Powerpoint2003为制作媒介,介绍利用PPT制作一个可以在1秒钟进行变换的计时程序的制作过程.     

Linux中的定时任务探讨

主要介绍在Linux系统下重复执行任务脚本的机制命令,并给出几个例子说明如何实现这种定时执行任务的机制。在实际工作中,特别是在项目自动化测试方面,会起到事半功倍的效果。作为一个Linux下的程序员有必要了解和掌握这种定时任务的方法。     

在 IC 设计中应用 STA 处理时序问题的方法

当代数字 IC 的设计规模和复杂性在不断增加,验证工作也越来越困难,特别是静态时序分析在此背景下变得尤为重要。目前业界普遍采用自动化的设计方式,通过应用工具软件,来对设计时序进行分析。主要探讨了在 IC 设计当中对于时序违例的一些处理方法。     

静态时序分析在深亚微米ASIC设计中的应用

作为分析和验证电路时序行为的新手段,静态时序分析(STA)技术以其无需仿真、快速、占用内存少以及测试覆盖面全等优点越来越多的应用于现代深亚微来ASIC设计中。本文在介绍了STA基本概念的基础上,以SDH系统中8／16／32路E1映射(E1 mapper)芯片设计为例,对STA在设计中的具体应用及注意事项进行了详细说明。结果表明,我们所采用的STA技术在设计的各阶段均很好的满足了电路的时序要求。     

Timing control of the mobile robot using tau-margin

Recently, autonomous robots which are designed on the basis of biological mechanism have attracted much attention. In this paper, we focus on the mechanism of timing control studied by ecological psychology, and apply the framework to timing control of a mobile robot. Experiments using real robots have been conducted and effective behaviors have been realized. This work was presented in part at the 13th International Symposium on Artificial Life and Robotics, Oita, Japan, January 31–February 2, 2008     

中、小尺寸TFT-LCD系统时序控制模块的设计

说明时序控制模块和LCD系统中其它子模块之间的关系,对时序控制模块所要解决的时序问题进行分析。在分析问题的基础上提出一种适用于中、小尺寸液晶显示系统时序控制模块的实现结构。对时序控制模块进行功能验证,给出FPGA逻辑功能验证结果,证明设计可行。     

专用集成电路静态时序分析

随着制程进入深亚微米时代,芯片设计和片上系统(SoC)设计越来越复杂,此一趋势使得如何确保IC质量成为目前所有设计从业人员不得不面临的重大课题。简单介绍了静态时序分析的基础概念及其在IC设计流程中的应用。     

浅谈Windows平台下定时功能的实现

在设计实时监控系统时,实现精确定时是一项关键技术.本文介绍了在Windows平台下实现定时的方法,分析了各种方法的基本原理,同时给出了定时精度和使用注意事项等.经实际调试,所有方法都能在Windows系统上正常运行,所提出的方法对于广大程序设计人员有一定的参考价值.     

基于RFID的中长跑计时计圈系统的研发

介绍基于RFID技术研发计时计圈系统,主要介绍系统的模块功能、实现技术,并针对开发过程中一些难点和关键问题进行阐述.     

Timing Error Aware Register Allocation in TS

Timing speculative (TS) architecture is promising for improving the energy efficiency of microprocessors. Error recovery units, designed for tolerating occasional timing errors, have been used to support a wider range of voltage scaling, therefore to achieve a better energy efficiency. More specifically, the timing error rate, influenced mainly by data forwarding, is the bottleneck for voltage down-scaling in TS processors. In this paper, a new Timing Error Aware Register Allocation method is proposed. First, we designed the Dependency aware Interference Graph (DIG) construction to get the information of Read after Write (RAW) in programs. To build the construction, we get the disassemble code as input and suppose that there are unlimited registers, the same way as so-called virtual registers in many compilers. Then we change the disassemble codes to the SSA form for each basic block to make sure the registers are defined only once. Based on the DIG construction, registers were reallocated to eliminate the timing error, by loosening the RAW dependencies. We construct the DIG for each function of the program and sort the edge of DIG by an increasing weight order. Since a smaller weighted-edge value means that its owner nodes have more frequent access in instruction flows, we expect it in different registers with no read-write dependency. At the same time, we make sure that there are no additional new spill codes emerging in our algorithm to minimize the rate of spill code. A high rate of spill code will not only decrease the performance of the system but also increase the unexpected read-write dependency. Next, we reallocate the registers by weight order in turn to loosen the RAW dependencies. Furthermore, we use the NOP operation to pad the instructions with a minimal distance value of 2. Experiment results showed that the average distance of RAW dependencies was increased by over 20%.