基于FSM的时序电路测试生成探析

针对时序电路的结构特点,以有限状态机的状态转换和一致性测试分析为依据,通过采用转换故障模型来实现时序电路的功能测试生成.发现使用VHDL语言和EDA工具软件能很快实现由时序电路到有限状态机的转换,同时可得到时序电路的稳定状态及其有效可及状态.结果表明此方法可实现转换故障的测试生成,是一种研究时序电路功能测试生成的有效方法.     

时序电路可及状态的枚举和自动测试生成

复杂时序电路的测试生成被公认为VL-SI电路测试的难题之一。本文在分析已发表文献对此问题研究情况的基础上,提出一种实用的、可靠的测试生成方法。本方法的特点有二。一是以时序电路可及状态的分析为依据,建立同步、异步时序电路测试的统一数学模型,完全地、准确地反映电路的稳态功能。二是以图论算法为工具,从电路强连通状态转换图中找出最优测试向量序列。此法适用于数字系统层次或功能测试,有效地降低计算复杂性,加快测试生成速度,可望发展成为VLSI电路实用化测试生成方法的一条新途径。     

含存储器数字电路板的TPS开发研究

提出了含存储器数字电路板的两种测试矢量集(TPS)开发方案.对含少量存储器芯片的电路板采用结构化的测试方案,即将RAM等效成时序电路模型,利用时序电路ATPG软件进行测试生成.对以RAM为主的存储器板提出了一种功能测试方案,采取压缩地址空间的方法,对RAM阵列进行读写操作.实际应用证明,这两种方案较好地满足了实际应用中的需要.     

时序电路测试生成新算法研究

为解决同步时序电路的测试难题,提高时序电路测试生成效率,进行了时序电路测试生成算法的研究,将粒子群优化算法应用在时序电路的测试生成中。为验证PSO算法性能,首先将其用于函数优化,能获得较好的优化结果。之后建立自动测试生成离散粒子群速度—位置模型,针对国际标准时序电路的验证结果表明,与同类算法相比,该算法可以获得较高的故障覆盖率和较小的测试矢量集。     

一种先进的时序电路测试生成算法

本文对近年来国内外学者在时序电路测试生成方面的研究成果进行了综述,对其做了比较、分析,并在前人研究的基础上提出一种时序电路的测试生成方法.     

基于蚂蚁算法和遗传算法的时序电路测试生成

为提高时序电路的测试生成效率,该文提出一种新的基于蚂蚁算法和遗传算法的时序电路测试矢量生成算法.针对国际标准时序电路的实验结果表明,该交叉算法既充分发挥了两种算法的优点,又克服了各自的缺点,与其它同类测试生成算法相比,获得了较好的故障覆盖率和测试集.说明采用蚂蚁算法和遗传算法的交叉算法是成功的.     

时序电路的单故障压缩

本文主要分析了时序电路中的自屏蔽(Self-Hiding)和时延再会聚(Delay-Reconver-gence)现象,以及由此而造成在时序电路中通常的故障支配关系不成立原因。另外还分析了时序电路中特有的优先扇出支(Prime-fanout)现象及其对故障压缩的影响,在此基础上成功地实现了对时序电路的单故障压缩。在文末给出了对标准BENCHMARK时序电路进行实验的结果。另外本算法还作为时序电路ATPG系统的预处理故障压缩部分,应用在我室国家八五项目FD-Ⅲ测试生成系统中。     

ATE功能测试码生成方法

文中简要介绍了芯片测试,对ATE功能测试码生成给出了一般性原则,同时介绍了一种针对数字电路的简易、经济的适合于任意ATE功能测试码真值表生成方法。     

功能测试建模方法与实验验证研究

本文在国家八五重点攻关项目“测试开发系统ＴｅＤＳ”的研究成果基础上，提出了一种颓对象的集成电路功能测试建模方法，并在此基础上实现了一个可视化集成电路功能测试建模与验证系统ＦＭＶＳ。     

时序电路等价验证的触发器匹配

通常的时序电路等价性验证方法是将触发器按时序展开,从而将时序电路转化为组合电路进行验证。而一般在待验证的两个时序电路中,触发器是一一对应的,找到触发器的对应关系,时序电路的验证就会得到很大的简化。该文通过一种新的基于布尔可满足性(SAT)算法的自动测试模式生成(ATPG)匹配模型建立联接电路,使用时序帧展开传递算法比较触发器的帧时序状态输出,同时在SAT解算中加入信息学习继承等启发式算法,将时序电路的触发器一一匹配。在ISCAS89电路上的实验结果表明,该文算法在对触发器的匹配问题上是非常有效的。     

基于规范的软件构件测试技术研究

构件和基于构件的软件工程已成为软件工程领域的热点,其中有很多工作致力于研究如何构筑构件,却忽略了构件的测试工作。构件接口测试往往采用基于规范的功能测试,提出的构件规范说明从3个层次对构件本身的语法、语义、交互方面进行了描述和定义,并以此为基础转化生成测试模型,生成测试用例,对构件进行的功能测试方法。     

时序系统的状态组区别序列测试方法

介绍了采用单变迁故障模型的时序系统状态组区别序列测试方法,通过选择状态组区别序列优化测试序列长度。这种测试生成方法比时序电路门级测试生成快得多,而且能达到很高的故障覆盖率。     

时序电路逻辑参数提取激励波形的自动生成

本文提出了在提取时序电路逻辑参数时,应用于SPICE模拟时的激励波形自动生成算法,该算法可以根据用户指定的各种相关参数进行激励波形的自动生成,从而缩短了建立逻辑参数库的时间.     

VHDL元件的Simulink／Modelsim功能测试方法

由于VHDL语言注重硬件行为描述,VHDL程序的测试方法与传统高级设计语言程序和汇编语言程序的测试方法不同。VHDL程序测试向量的自动生成方法和覆盖率测试是其功能测试中的难点。基于Matlab／Simulink的方法,将VHDL程序作为整个模型系统中的一个元件来考察,就其硬件环境进行建模,和Modelsim进行协同仿真。该方法简化了测试流程,无需采用复杂的testbench编写方法,提高了测试的完整性。     

异步时序逻辑电路的设计方法探讨

在传统的同步时序电路设计方法的基础上,提出了一种新的异步时序电路的设计方法。该方法直接从时序电路的时序波形图,获得触发器的触发脉冲;根据时钟信号作用下引起的状态转换,填写次态卡诺图。其特点是原理简单,易于理解,使设计更加直观清楚。     

计算机及其系列、计算机系统与计算机网络

Y2O02·63204 02164742001年IEEE计算机设计国际会议录:计算机与处理机中的VLSI=2001T衬权R intematio.以。ofereneeoncomputer design:vLSI in compute。&proc~rs〔会,英〕/IEEECo哪uters父iety一2001一559P.(E) 本会议录收集了于2001年9月23一26日在德州Austin召开的计算机与处理机中的大规模集成电路会议上发表的94篇论文,内容涉及测试模式生成,同步时序电路测试点插入,计算机算术,串音干扰建模,电路尺寸与优化,处理机微结构.CAD算法与物理设计.网络处理机,数字信号处理机,多媒体。 0216475一个工业控制系统中的实时通信研究…     

动态时序电路和广义时序机

本文基于用广义输入信号表示的广义时序机，研究动态时序电路，考虑电容负载时得出动态单元电路特征方程，利用电容存储信息和触发器的类似性，建立了时序电路统一理论，将常规时序电路和动态时序电路理论统一起来，证明实现动态时序电路的条件，结合实例论述各型动态时序电路，伪动态时序电路和静态时序电路的开关级结构间的等价转换。     

基于ATE的SRAM测试

随着集成电路技术的飞速发展,SRAM的应用越来越广泛,其测试技术也得到了广泛的重视和研究。简要介绍了SRAM的重要组成部分,提出了一种ATE对SRAM测试的方法。SRAM的测试有功能测试、直流参数测试、交流参数测试,功能测试和交流参数测试对存储器来说是至关重要的。以IS61LV51216-10TLI为例,其功能测试是通过Ultra Edit软件编辑生成测试码,对被测器件各个不同存储单位进行读写操作,以检查其功能。主要论述了SRAM功能及交流参数的测试关键技术及其注意事项。     

数字电路测试向量自动生成系统的比较

把遗传算法与蚂蚁算法运用于组合电路向量自动生成系统,并比较两者性能的优劣,根据实验结果进一步提出优化组合方案,将此方案应用于同步时序电路的测试向量自动生成系统中。提出一种优化的数字电路的测试向量自动生成系统。这个系统集合了蚂蚁算法和遗传算法的优点,使系统能在更短时间生成更小的测试集,而又能达到原先的故障覆盖率。     

结合关系建模与项重写技术的时序电路等价验证

提出一个新颖的时序电路等价验证的方法框架.该方法有效地结合了关系建模和项重写技术.首先利用带有测试条件的Kleene关系代数建模时序设计,进而通过对关系表达式的项重写来证明时序设计的等价性.与传统的基于状态空间遍历的时序等价验证方法相比,该方法提供了一种全新的思路.