基于USB接口的边界扫描测试控制器设计

边界扫描测试技术是目前一种主流的可测性设计技术,它以特有的结构和检测方法克服了复杂数字电路板测试的技术障碍,能大大提高数字电路的可测试性;采用DSP和边界扫描总线控制芯片74LVT8980设计了边界扫描测试控制器,该控制器采用USB总线与计算机进行通信,实现USB通信协议与边界扫描总线协议的自动转换,测试数据能够自动加载、采集和诊断;实际测试表明这种方法具有方便、快捷、即插即用的特点.     

基于IEEE1149.1标准的边界扫描控制器的设计

为克服传统基于PC机的边界扫描测试系统所具有的独立性差,测试速度慢等缺点,从IEEE1149.1标准及边界扫描测试的功能需求入手,将边界扫描测试技术与SOPC技术相结合,提出了一种灵活、高效的嵌入式系统解决方案;该方案从IEEE标准及边界扫描测试的功能需求入手,设计了边界扫描测试系统的核心--边界扫描控制器,论文对该控制器的设计是采用自顶向下的模块化设计思想,VHDL语言描述实现;并将该控制器嵌入在具有Nios软核CPU的FPGA上,提高了系统设计的灵活性及边界扫描测试的速度;仿真结果表明该设计方案是正确可行的.     

边界扫描测试系统软件设计与实现

为推动边界扫描技术在故障诊断领域中的应用,对边界扫描测试技术进行了研究,设计并开发了一种基于VXI总线的边界扫描测试系统;文章介绍了边界扫描的基本结构和测试原理,并重点介绍了开发边界扫描测试系统软件的流程;实验结果表明,开发的边界扫描测试系统能够利用器件的边界扫描描述文件,自动生成测试向量并完成对数字电路的测试以及故障诊断等任务,同时可以对设置的故障进行精确的定位和隔离。     

基于SOPC的边界扫描测试控制器IP核设计

在研究边界扫描数字电路测试技术标准IEEE1149.1的基础上,采用SOPC设计技术,用FPGA设计实现了一款基于Avalon总线的边界扫描测试总线控制IP核,与其它复用IP核可形成以NIOS Ⅱ处理器为核心的通用数字电路边界扫描测试控制器,该控制器产生符合IEEE1149.1标准的测试信号控制被测边界扫描系统,进行各种边界扫描测试;该IP核的成功设计,为基于边界扫描的电子系统机内自测试系统的实现,奠定了坚实的应用基础。     

实时以太网与边缘智能融合控制器设计

为了减少数据通信链路并提高预警事件数据上报的实时性和事件侦测的及时性,将视频事件检测识别与实时以太网通信在边缘控制端直接联系并融合。设计的从站控制器将识别的数据、相似度分数与实时采集的数字量、模拟量数据组包发送给监控主站,主站通过预设控制逻辑与从站控制器进行数据互通,与逻辑联动实现对象的远程控制和管理。此外,通过光模块通信方式级联组网实现超远距离通信,降低了现场布线复杂度与布线成本。     

支持SJTAG的边界扫描测试系统

本系统将IEEE 1149.1标准测试总线扩展为一个多扫描链的测试总线环境,能够快速对多板进行测试,准确定位故障位置和类型。相对于单一连续扫描链测试系统,支持SJTAG的本系统提高了测试吞吐量,能够隔离系统中某个暂不测试的板并对其余板进行测试访问,整体上提高了测试故障覆盖率,并且能够更精确地定位故障。     

网络化边缘扫描集成电路测试系统研制

简单论述了边缘扫描测试技术,详述了研制的网络化边缘扫描测试系统的构建方法.针对测试系统的实际应用进行了说明.     

基于边界扫描技术的数字系统测试研究

介绍了支持JTAG标准的IC芯片结构、边界扫描测试原理以及利用边界扫描技术控制IC芯片处于特定功能模式的方法。针对IC芯片某种特定的功能模式给出了设计思路和方法,并用两块xc9572pc84芯片互连的PCB板为例进行设计分析和实验实现。通过实验实现,体现了边界扫描技术易于电路系统调试和方便系统设计的特点,且设计的系统控制逻辑简单方便,易于实现。     

基于JTAG标准的边界扫描在通用CPU中的设计

剖析了JTAG标准的精髓,分析了其组成,功能与时序控制等关键技术,结合一款通用CPU的具体要求,给出了一种实现JTAG结构的具体方法,并介绍了其功能测试的方法。     

边界扫描测试的软件实现

随着芯片集成度和印刷电路板复杂度的不断提高，边界扫描测试技术在芯片故障检测中的应用越来越广泛。该文在分析IEEE JTAG标准和并口标准的基础上，设计开发了边界扫描测试软件。引入Access为后台数据库，实现了多种芯片的故障检测功能；介绍了边界扫描测试的基本原理和结构；讲述了BST软件设计中精确时钟控制、管脚查找、显示管脚波形等设计方法。以Altera的ep1c6q240器件为例，介绍了整个边界扫描测试过程。     

基于SOPC的高速边界扫描主控器设计

依据IEEE1149.1标准,采用SOPC技术设计了一款高速的边界扫描主控器;用户可对该主控器进行配置,输出测试所需的控制信号,输出的测试时钟TCK频率可达50MHz,大大提高了边界扫描测试效率;同时,开发的具有自主知识产权的边界扫描主控器IP核为SOPC系统可测性设计提供了一个很有实际价值的组件,无需专用边界扫描测试设备即可实现对系统的边界扫描测试功能;经时序仿真波形和数字示波器观测结果验证,该边界扫描主控器所产生的测试信号符合测试要求,设计正确合理。     

基于IEEE1149.4的混合信号边界扫描测试控制器设计

简要介绍了IEEE1149.4混合信号测试总线及其特点,并根据该标准定义的测试结构对混合信号电路的测试方法进行研究,设计出符合IEEE1149.4标准的边界扫描控制器及其验证电路,实验结果表明该测试控制器能实现对混合信号电路板的测试,大大提高了混合信号电路板的可观性和可控性.     

数模混合仿真在以太网芯片设计中的应用

数模混合仿真在超大规模集成电路验证中具有十分重要的作用。本文介绍了数模混合仿真的实现原理和仿真方法。在集成以太网控制芯片设计中,采用这种混合仿真方法,进行了整体功能验证,该方法具有仿真速度快,灵活易用,与平台无关等优点。     

以太网智能家居控制器的设计

本文依据智能家居发展现状,提出了一种基于8位单片机的以太网智能家居控制器的设计方案。该方案集本地红外控制和以精简TCP/IP协议为核心的以太网远程控制于一体,使用户可以通过该控制器对家居中的设备和环境进行实时控制和监测。     

以太网供电技术及受电端电路设计

为解决具有以太网接口的小型功率设备供电不便的问题,在分别分析IEEE 802.3af标准中的以太网供电系统构成、以太网供电传输方式、以太网供电过程及其他电气特性的基础上,提出了一种通过以太网获取电源的解决方案,并给出了详细的电路设计原理图。该方案可同时支持以太网供电输入和其他辅助电源输入,并可以同时输出3.3 V和5 V这2种电压供系统使用。测试结果表明,该设计方案具有较低的成本和较高的效率,能够很好地解决小型功率设备供电不便的问题。     

嵌入式处理器在片调试功能的设计与实现

以龙芯1号处理器为研究对象,探讨了嵌入式处理器中在片调试功能的设计实现方法.通过扩充IEEEP1149.1协议的JTAG测试访问端口（TAP）,并在处理器内部增加控制模块,实现了软件调试断点、调试中断、硬件断点以及单步执行等多种在片调试功能.调试主机只需要通过一根JTAG调试电缆就可以访问目标处理器内部寄存器等各种资源,并控制目标处理器的运行过程,实现了处理器的在片调试功能,大大地方便了软件开发与系统调试.     

基于以太网交换技术的160信息台的设计

介绍了一种以快速转换盒（FastTran）为基础的160信息台系统的设计方案。FastTran是作者自行开发的一种设备，它通过把E1信号快速打包为MAC包，来实现PBX和以太网直接连接，并用普通PC机作为接入控制服务器来实现7号信令的解析和操作，实现PC到PC之间、PC机到电话之间的话音通信。基于此该文采用B／S架构来设计160信息台系统，把话音处理模块设计成ActiveX控件，并内嵌到ASP页面中，作为话务员终端的操作页面。