一种C频段上变频器的设计与实现

阐述了一种C频段卫星通信上变频器的实现方案,针对低杂散和低相位噪声输出以及小步进这3个难点,采用优化频率配置以及选用高抑制度的滤波器实现变频器的低杂散输出;采用DDS+多环锁相方案实现低相位噪声、小步进输出。最后给出测试结果,杂散抑制-70dBc(585MHz带内),相位噪声为-89dBc/Hz@10kHz,频率步进100Hz,验证了该方案的可行性。     

采用DDS+PLL技术实现的L波段频率合成器

直接数字合成(DDS)是近年发展起来的一种新型合成技术,有频率分辨率高,转换时间短,相位噪声低等特点,与锁相合成技术(PLL)配合,可以设计出频带宽、分辨率高的频率合成器.本文介绍了一种DDS+PLL的混合结构,实现了一个用于卫星数据采集系统中频发射单元载频源的频率合成器.     

DDS杂散抑制技术研究与仿真

研究频率合成技术问题.直接数字频率合成(DDS)技术由于固有的输出杂散多且难于预测,限制了DDS技术发展和应用.依据DDS基本原理.针对DDS输出信号频谱质量的相位舍位杂散问题,为了提高分辨率和信号频率稳定性,利用离散傅氏变换法和傅氏变换法,推导出理想DDS输出频谱特性和相位截断杂散分布特性,找出相位截断对DDS频谱分布的影响规律,抑制杂散输出.采用抖动注入法和延时叠加法,在Matlab上进行DDS杂散抑制建模和仿真结果表明效果较好,得到了频谱纯,杂散低,失真小,稳定度好的波形,并证明了两种方法抑制杂散的有效性和可行性.     

X波段小步进频率合成器的设计及实现

介绍一种小步进、低相位噪声的频率合成方法。采用直接数字合成(DDS)产生小步进信号,利用5 MHz整数步进锁相环与混频电路组合方式改善了合成器的杂散和相位噪声。     

基于DDS技术的杂散分析及抑制方法

直接数字频率合成(DDS)技术推动了频率合成领域的高速发展,但固有的杂散特性极大的限制了其应用发展.在分析DDS工作原理及杂散噪声来源的基础上,介绍了几种杂散抑制的方法,其中重点讨论了PLL DDS技术,详细阐述了其原理和具体实现方法,经过实际应用,完全满足电路高捷变速度、高稳定性,超宽带的要求,具有广阔的应用前景.     

采用DDS PLL技术实现的L波段频率合成器

直接数字合成(DDS)是近年发展起来的一种新型合成技术,有频率分辨率高,转换时间短,相位噪声低等特点,与锁相合成技术(PLL)配合,可以设计出频带宽、分辨率高的频率合成器。本文介绍了一种DDS PLL的混合结构,实现了一个用于卫星数据采集系统中频发射单元载频源的频率合成器。     

DDS杂散分析及抑制方法研究

频率源是现代雷达电子系统的重要组成部分,是整个雷达的心脏。直接数字频率合成器（DDS）具有频率转换快、频率分辨率高、输出频率相对带宽较宽、产生波形灵活、相位连续及体积小等优点,缺点是工作频率有限,杂散较高。分析在理想条件下DDS输出信号的频谱,在此基础上,分析并仿真影响DDS杂散噪声的原因,提出几种有效地抑制DDS杂散的办法,对改进DDS电路的杂散有很大的促进作用。     

DDS的相位舍位杂散分析及其抑制方法

直接数字频率合成技术(DDS)由于其诸多优点,目前已经得到了广泛应用。如何抑制DDS技术而产生的杂散问题是当前研究的热点之一。为了描述相位舍位杂散的来源,该文首先介绍了DDS工作原理,然后分析了其杂散模型,最后总结了常用的抑制方法。通过压缩数据和增大ROM容量来减少舍位数,加扰动源破坏杂散周期性,改善DDS模型。     

高性价比雷达回波模拟系统跳频源的研制

针对雷达回波模拟系统的需要,选取具有数字接口、高度集成的DDS电路,实现了200MHz～250 MHz带宽内输出频率数控可变,系统跳频速度高于200 000跳/秒,频率分辨率小于3Hz,输出信号杂散优于70dBc,数据传输速率快,体积约50mm×80mm×30mm;给出了跳频源硬件电路和软件程序的具体设计方法,经过实际测试,验证了该电路便于数字控制,体积小、成本低,输出信号实现了低杂散、快跳变、误差小、频率分辨率高,系统整体性能优异。     

多通道低相噪同步频率源设计

针对数字射频存储器(Digital Radio Frequency Memory,DRFM)系统在进行对外部输入信号采集时,对高稳频率源需求问题,提出了一种基于两级锁相环的多通道低相噪同步频率源设计方法,实现了6路在2.26～2 600 MHz范围内任意频率信号输出。通过线性叠加的方法,理论分析了锁相环中相位噪声的模型,并根据相位噪声的来源进行优化设计。最后对频率源电路杂散和相位噪声进行测试,测试结果表明该频率源电路输出1.25 GHz频率时的杂散抑制优于-60 dBc,相位噪声抑制优于-104.91 dBc/Hz@500kHz。     

低杂散低相噪频率合成器的设计

DDS＋PLL是目前频率合成技术的常用组合方式之一。首先就DDS＋PLL的几种常用合成方式的特点进行了简单介绍．然后着重利用DDS激励PLL的混频合成方式,实现了一种低杂散低相噪的频率合成器的设计。设计中首先在理论分析的基础上选出了合理的设计方案,然后对各项指标进行了可行性分析,尤其对输出相位噪声和组合杂散进行了详尽的阐述。最终通过理论分析,合理的选取时钟频率巧妙地避开了近端的杂散,用试验结果证明了该方案的可行性。     

低相噪低杂散C波段频率合成器的设计

直接数字频率合成（DDS）＋锁相环（PLL）是目前频率合成技术的常用组合方式之一。首先就DDS＋PLL的几种常用合成方式的特点进行了简单介绍,然后着重利用DDS内环分频式合成方式,实现了一种低杂散低相噪的频率合成器的设计。设计中首先在理论分析的基础上选出了合理的设计方案,然后对各项指标进行了可行性分析,尤其对输出相位噪声和组合杂散进行了详尽的阐述。最终用试验结果证明了该方案的可行性。     

基于AD9951的差分快速跳频系统频率合成器的设计

选用内部时钟为400MHz的高性能直接数字合成频率源DDS芯片AD9951作为核心器件设计频率合成器,采用DDS+DSP的设计方案。利用锁相环ADF4113为AD9951提供参考时钟。阐述了AD9951芯片的主要性能及其在快速频率合成器设计中的应用方法。     

基于DDS技术的信号源设计与实现

文章介绍了直接数字频率合成器（DDS）的组成及工作原理,描述了DDS芯片AD9852的功能特性,同时给出了基于AT89C51以及AD9852的正弦信号源的设计过程及其实现.     

Matlab在DDS系统仿真中的应用

介绍了直接数字频率合成器（Direct Digital fiequency Synthesizer,DDS）的基本结构和工作原理,并在此基础上着重论述了利用舭软件建立DDS的理想和杂散仿真模型的方法。通过建立仿真模型,可以更方便有效地对DDS杂散分布特点进行分析。     

基于FPGA的并行DDS

介绍一种提高直接数字合成器(DDS)系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列(FPGA)的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果。采用直接中频输出方式,输出频率范围250MHz～350MHz,频率分辨率6Hz,寄生信号抑制50dB。该DDS电路具有接口简单、使用灵活等优点,可用于雷达、电子战领域的宽带信号产生。     

云闪定位系统中校正信号源设计

简要介绍了云闪探测系统的工作原理。为满足对系统中各通道幅相不一致性测试的需求,设计了一款精度高、稳定性好的信号源。该信号源以Altera公司FPGA芯片EPlC3T100为控制核心,以ADI公司DDS芯片AD9954为信号合成器。详细给出了信号源的硬件实现和高速逻辑控制电路设计,测试结果表明,该信号源性能良好,具有很好的应用和推广价值。     

一种数字频率合成器的FPGA实现技术*

直接数字频率合成器(DDS)技术是近四十年来发展起来的基于查找表的频率合成技术。作为信号发生器的一种,数字频率合成器是通信系统的重要组成部分,在很大程度上决定了通信系统的性能。介绍了DDS的基本原理,并实现了一个基于FPGA的DDS设计。通过改变查找表的存储数据灵活地改变输出的波形;根据频率分辨率的要求不同,修改具体波形数据值。其操作简单、频率分辨率较高、全数字化、便于集成,在工程应用上具有很大的使用价值。     

基于DSP和DDS的混沌调相信号生成方案

研究了一种使用DSP和DDS产生混沌调相信号的途径。对基于TMS320C6701和AD9852的混沌调相信号系统硬件结构设计进行了阐述;详细介绍了直接数字频率合成（DDs）的工作原理和基本结构;以Logistic混沌方程为例,推导了混沌调相信号的模糊函数。研究结果表明,混沌调相波形的模糊函数接近理想的图钉型,具有较强的抗干扰能力。     

任意波形电源的设计

介绍一种幅值和频率都连续可调的任意波形电源,针对电磁阀性能检测而设计,具有较好的稳定性、精确性、安全性和快速启动性,可以瞬间输出10 A电流.以单片机为控制系统,控制DDS模块产生1Hz～ 10 KHz的波形信号,控制放大模块对其进行幅值和功率放大,得到0 V～40 V的波形信号,作为电源的最终输出.