DSP芯片设计现状与前瞻

本文首先简要介绍了DSP，然后通过对目前DSP设计技术的分析，得出DSP设计面临的问题，并提出了DSP库这一解决方法。随后详细介绍了DSP库的组成结构、使用方法和它的优点，说明了DSP库这一方法是DSP设计未来发展的重要方向。     

DSP的独特价值及陷阱

本文涵盖了关于DSP的各种问题，包括DSP如何定义、为何需要DSP、如何实现DSP功能等，并介绍了一些认知上的陷阱。     

基于算法的DSP硬件结构分析

数字信号处理器(DSP)是专门针对数字信号处理运算而设计的微处理器芯片。本文在介绍DSP算法特点的基础上,指出了DSP的基本结构组成以及当前主流DSP的两种典型体系结构。分析了这两种结构各自的优缺点,最后根据DSP应用领域的新情况以及微处理器体系结构的发展,对DSP结构的发展提出了一些看法。     

DSP多机通信在软件无线电中的应用

在软件无线电系统中,DSP要处理的数据量较大,处理的实时性要求比较高,目前采用DSP并行处理是提高DSP数据处理能力最切实可行的方法之一。文章详细分析了DSP多通道缓冲串行口McBSP多通道工作方式的特点,提出了一种新的基于McBSP的DSP多机通信设计方案,很大程度上提高了DSP在软件无线电系统中的数据处理能力。     

ADSP-21262型DSP的监控设计

介绍了ADI公司的SHARC系列DSP处理器ADSP-21262.阐述了DSP监控的相关原理和机制,分别设计并实现了在单DSP和多DSP系统下对各个DSP的监控和管理.此设计方法不仅适用于ADSP-21262,而且对其他各类DSP的开发均有通用性.     

DSP基本体系结构和特点

结合TI公司的第五代DSP芯片介绍了数字信号处理技术的基本常识，DSP芯片的基本体系结构，指令系统，并以DSP在FPGA上的应用为例介绍了DSP的基本算法。     

锐迪科新融资1000万美元

自1982年DSP诞生以来．全球已销售了100亿颗DSP．广泛应用于各种电子产品中。从通用DSP向多核及SoC方向演进的过程来看．DSP应用创新变得比以往任何时候都显得更加重要．DSP厂商现在更加关注的是应用．特别是挖掘那些创新应用。目前在全球DSP市场占有50％以上份额的TI对DSP的感受是．DSP以创新应用为王。     

DSP产业链的发展

DSP产业链概述DSP的发展己有20年历史了，DSP芯片己达到相当高的水平，每天都有新的DSP应用产品开发成功并走向市场，成为IT产业中最活跃的领域。今天绝大部分DSP的开发工具和DSP应用产品并不是DSP芯片厂自己创造和研究的，DSP芯片制造商的主要注意力放在改进芯片设计、改革制造工艺，想法提高运算速度、增加功能、降低功耗、减小     

DSP的开发与应用

介绍了Motorola DSP的开发工具，并以A/D采集系统为例说明开发Motorola DSP的具体操作方法，且各类DSP的开发大致与此相同。最后给出了一个以DSP为核心的连续数字语音识别系统，以说明DSP在该系统中发挥的核心作用。     

高速通用DSP的并行技术

近年来，通用DSP的发展速度已超过了专用DSP，而且有些DSP的浮点运算能力是专用DSP无法比拟的。文章主要介绍了ADSP-TS101S的性能和特点，并分析了以其作为处理单元构成并行处理系统的优缺点。     

微机励磁调节器实验仿真平台研制

本文介绍的微机励磁调节器实验仿真平台,包括硬件仿真平台和软件仿真平台。硬件仿真平台是用Proteus对微机各个功能模块的硬件进行仿真,软件仿真平台是利用软件开发环境和硬件仿真平台一起进行的软件各个模块的开发和验证。本文还通过举倒介绍硬件仿真模块的应用和软件仿真模块的功能。硬件仿真平台和软件仿真平台联合仿真能够模拟微机励磁实验,可以辅助实验教学。     

数字电视软硬件体系结构分析

介绍了数字电视机顶盒软硬件体系的一般原理,以Conexant公司的机顶盒解决方案为例,对其软件体系结构、硬件编程模型、机顶盒的工作原理进行了深入的探讨.软件部分详细讨论了组成数字电视软件核心模块的特点,硬件部分从程序员的角度讨论了机顶盒的硬件模型.最后将软硬件结合起来,介绍了机顶盒对MPEG-2传输流的处理.     

基于AES加密算法的Java Web硬件绑定保护技术

为了防止Java Web系统的非授权使用,开发者需要对软件进行必要的保护。论文基于AES加密算法和嵌入式数据库Derby,介绍了硬件保护基本原理,设计了绑定保护处理流程,给出了具体技术方案。论文提出了一种将固定设备硬件标识和移动设备硬件标识相结合的硬件绑定保护方案。实践表明,该方案成本低廉、使用灵活、安全性高。     

A software/reconfigurable hardware SAT solver

This paper introduces a novel approach for solving the Boolean satisfiability (SAT) problem by combining software and configurable hardware. The suggested technique avoids instance-specific hardware compilation and, as a result, allows the total problem solving time to be reduced compared to other approaches that have been proposed. Moreover, the technique permits problems that exceed the resources of the available reconfigurable hardware to be solved. The paper presents the results obtained with some of the DIMACS benchmarks and a comparison of our implementation with other available SAT solvers based on reconfigurable hardware. The hardware part of the satisfier was realized on Virtex XCV812E FPGA, which has a large volume of embedded memory blocks that provide direct support for the proposed approach.     

On hardware/software trade-offs in computer system design

The communication path between the computer users and the computer manufacturer is not a very effective one, but it is the vehicle whereby hardware/software trade-offs are realized. The purpose of this paper is to discuss the concept of hardware/software trade-offs from the perspective of the hardware designer. Primarily, the paper will examine software oriented functions/goals/requirements and discuss considerations in determining the kind of hardware support which would be involved in implementing the particular concept.     

An Algorithm for Hardware/Software Partitioning Using Mixed Integer Linear Programming

One of the key problems in hardware/software codesign is hardware/software partitioning. This paper describes a new approach to hardware/software partitioning using integer programming (IP). The advantage of using IP is that optimal results are calculated for a chosen objective function. The partitioning approach works fully automatic and supports multi-processor systems, interfacing and hardware sharing. In contrast to other approaches where special estimators are used, we use compilation and synthesis tools for cost estimation. The increased time for calculating values for the cost metrics is compensated by an improved quality of the values. Therefore, fewer iteration steps for partitioning are needed. The paper presents an algorithm using integer programming for solving the hardware/software partitioning problem leading to promising results.     

基于SoC的可重构短波功放数字预失真线性化

在对功率放大器的非线性放大特性研究的基础上,提出了在SoC为核心的硬件平台上对短波功放进行可重构预失真线性化的方法。文章重点对改进型Hammerstein 模型进行了改进,修改后的模型不仅在硬件上易于实现,而且具备模式切换功能,可以根据需求选择不同的有记忆模型或无记忆模型。实验结果证实了修改后的模型能有效地抑制短波功放的带外寄生辐射。提出的基于SoC 硬件平台的预失真线性化实现方案可以很方便地实现各种不同的预失真非线性模型,节省系统硬件资源,具有重要的工程实际应用价值。     

H.264指数哥伦布码解码部件的硬件设计和实现

提出了一种针对H.264视频编码标准的变长码-指数哥伦布码解码的硬件设计结构,对传统的桶形移位器进行优化,主要采用基于PLA的并行解码算法以达到实时解码,同时辅助使用串行解码算法降低硬件资源消耗,保证在能够对符合H.264标准baseline Profile的码流实时解码的基础上优化了电路资源,给出实现该硬件结构对应的FPGA仿真结果及其ASIC硬件规模.     

一种基于ISS的软硬件协同验证环境

讨论了一种面向SOC设计的基于指令级仿真器(ISS)的软硬件协同验证环境。在该环境中,硬件用硬件描述语言来建模,软件用编程语言来编写,使用指令集仿真器和事件驱动逻辑仿真器分别完成对软硬件的仿真,两个仿真过程使用不同的进程并行进行,并通过进程间通信(IPC)实现两个仿真器之间的信息交互。