一种应用于DC/DC转换器的自举电路设计

设计了一种适用于DC/DC转换器的自举升压电路.采用该电路可将功率PMOS管替换为NMOS管.在相同尺寸条件下,NMOS管具有较小的导通电阻,从而提高DC/DC转换器的效率.电路基于华宏NEC的0.35 μm BCD工艺,利用Cadence中的Spectre进行了验证.并给出了该自举电路的设计思想、电路的工作原理,以及自举电容最小值的计算.当电源电压降至1.4 V,电路仍能保持正常工作.当自举电容为10 nF,电源电压为5 V,工作频率可高达2 MHz.     

一种集成反馈环路的自举升压驱动电路设计

针对DC/DC降压型变换器中N型功率管驱动能力不足的问题,提出了一种集成反馈环路的自举升压驱动电路。采用负反馈调节,实现了驱动电压的精准控制,同时通过片内集成的高压PMOS管代替传统架构的二极管,保证了足够的电流驱动能力。此外,对环路传输函数进行分析,负反馈环路的稳定性得以验证。采用该电路的一款电流模DC/DC降压型变换器已在0.35 μm BCD工艺线投片验证。测试结果显示,在全负载范围内,芯片工作稳定,自举驱动电路功能正常,自举驱动电压约为5 V。     

适用于轻载高效BUCK转换器的自举电路设计

提出了一种高压Buck转换器自举供电电路。该电路直接由芯片外部电源对自举电容充电,具有快速响应和大驱动电流等特点,满足大尺寸N型功率开关管的驱动要求。本设计适用于具有轻载高效模式的高压Buck转换器,在高端和低端开关管不工作时,能较好地对自举电容充电,解决了传统自举电路在低端管不工作时,无法稳定调节自举电压的问题。采用0.25 μm UMC工艺库仿真,结果显示,只需满足输入电压要求,即使低端开关管不工作,且负载具有较高电压时,该电路也能将自举电压维持在3.6 V以上,提高了转换器的可靠性。     

无二极管的高压BUCK芯片低功耗自举供电电路设计

BUCK芯片中传统的自举电路都需要一个肖特基二极管,由于工艺限制,用普通二极管并联得到,这种做法很占芯片面积,不利于芯片集成。采用新颖的自举电路,用一个高压PMOS管代替了传统结构中的二极管,其电流导通能力更强,导通压降更小,并且能够在更广泛的工艺上实现。该电路还实现了整流管全集成供电,相对于用普通二极管做的自举电路模块节省了约8.9%的面积,并且进一步降低了功耗。电路基于0.5μm BCD工艺库,利用Cadence和Hspice软件进行电路仿真,在芯片系统典型应用环境下仿真得到BS引脚电压比LX引脚高约4.56 V,静态电流42.82μA。     

适于低电源电压应用的新型MOS自举采样开关

提出了一种适合低电源电压应用的新型MOS自举采样开关电路.通过“复制”自举电容和采样开关作为电荷损耗检测电路,并将检测出的电压降低值重新加到自举电容上,解决了传统MOS自举采样开关在低电源电压下工作时的电荷分享问题.基于0.18μm标准CMOS工艺,对电路进行了仿真.结果显示,在输入频率为60 MHz、峰-峰值为1V、采样频率为125 MHz时,与传统自举采样电路相比,新型自举采样电路采样开关管具有更低的导通电阻,无杂散动态范围( SFDR)提高了8dB,特别适合在低压高速A/D转换器中使用.     

一种应用于高侧N型开关管的栅极驱动器

设计了一种易于集成、适用于驱动高侧N型开关管的栅极驱动器,该电路具有成本低、速度快、驱动能力强等特点,可以满足大尺寸高侧N型开关管的驱动需求。内置的、可持续工作的电荷泵能够驱动高侧N型开关管,使之恒定导通,解决了传统自举电路中低侧开关管不工作时高侧开关管输出电压不稳定的问题。该方案无需使用外置的自举电容,降低了栅极驱动器的使用成本和封装成本。采用0.18 μm BCD工艺进行设计,并成功流片。测试结果表明,该栅极驱动器可以驱动面积达0.5 mm²的高侧N型开关管,电路可靠性高。     

一种低电压高频率采用自举电路的BiCMOS驱动电路

本文给出一种适用于低电压、高开关频率升压型DC—DC转换器的BiCMOS驱动电路。该驱动电路采用自举升压技术，它的工作电压最低可达1．5V，在负载电容为60pF条件下，工作频率高达5MHz。文章详细的介绍了此驱动电路设计思想，并且给出最终设计电路。电路基于Samsung AHP615 BiCMOS工艺设计，经Hspice仿真验证达到设计目标。     

低输入电压DC-DC升压转换器的启动电路

针对DC-DC升压转换器在低输入电压下无法正常工作的问题,提出了一种基于电容自举原理的低输入电压的启动电路.采用CSMC公司的0.5μm CMOS混合信号工艺库进行电路设计与仿真,考虑到结构复杂的振荡器在较低电源电压下不能理想工作,同时为减小电路功耗,电路采用两种不同简单结构的环形振荡器实现电容自举,并利用反馈控制模块进行合理的逻辑控制.仿真结果表明,0.8 V低输入电压时,通过升压电路转换,可将V_(dd)升高到2.4 V;振荡信号变化时,输出电压变化微小,可以为DC-DC升压转换器提供稳定的电源电压.     

一种具有抗dV/dt噪声能力的600 V HVIC北大核心

设计了一种改进的电平移位电路。该电路采用交叉耦合结构，在不明显增加电路复杂度的情况下，显著提高了高压栅极驱动集成电路(HVIC)的噪声免疫能力。整个驱动器基于0.35μm 600 V BCD工艺设计。仿真结果表明，设计的HVIC可以实现高达125 V/ns的dV/dt噪声免疫能力，并在15 V电源电压下允许VS负电压过冲达到-9.6 V。此外，从理论上分析了改进电平移位电路的本级传输延时。同传统HVIC相比，设计的HVIC整体的传输延时得到了优化，降低到54 ns左右。     

用于10位100 MS/s流水线A/D转换器的采样保持电路

设计了一个用于10位100 MHz采样频率的流水线A/D转换器的采样保持电路。选取了电容翻转结构;设计了全差分套筒式增益自举放大器,可以在不到5 ns内稳定在最终值的0.01%内;改进了栅压自举开关,减少了与输入信号相关的非线性失真,提高了线性度。采用TSMC 0.25μm CMOS工艺,2.5 V电源电压,对电路进行了仿真和性能验证,并给出仿真结果。所设计的采样保持电路满足100 MHz采样频率10位A/D转换器的性能要求。     

基于BCD工艺的充电控制芯片设计

提出一种蓄电池充电控制芯片的设计,具有恒流、恒压、过压、浮充等多种不同充电模式,可以在外部微处理器的支持下针对不同种类电池和应用场合的需要实现电池的高效优化充电。讨论并给出了芯片的系统组成及主要电路的设计,在1.5μm 50 V BCD(Bipolar-CMOS-DMOS)工艺下予以实现。测试结果表明芯片工作正常,电路功能及芯片预期的主要功能已成功实现。     

一种基于交错自举控制技术的全集成SCPC浮动电压驱动电路

设计了一种适用于全集成开关电容功率转换器(SCPC)的浮动电压驱动电路。该电路采用交错自举控制技术,周期性地利用多相交错SCPC中的特定单元为其他单元提供自举驱动。该电路实现了全部功率开关的浮动电压驱动,并且适用于所有SCPC拓扑。相比于传统浮动电压驱动方案,该驱动电路的硬件开销与SCPC中的器件数目无关。提出的浮动电压驱动电路应用于一个8相可重构SCPC中,仿真结果证明了其功能的正确性。     

600 V高低压兼容BCD工艺及驱动电路设计

基于高压功率集成电路的关键参数性能要求和现有工艺条件,在国内3μmCMOS工艺基础上,开发出8～9μm薄外延上的600VLDMOS器件及高低压兼容BCD工艺,并设计出几款600V高压半桥栅驱动电路。该工艺在标准3μm工艺基础上增加N埋层、P埋层及P-top层,P埋层和P阱对通隔离,形成各自独立的N-外延岛。实验测试结果表明:LDMOS管耐压达680V以上,低压NMOS、PMOS及NPN器件绝对耐压达36V以上,稳压二极管稳压值为5.3V。按该工艺进行设计流片的电路整体参数性能满足应用要求,浮动偏置电压达780V以上。     

Design of SCR‐Based ESD Protection Circuit for 3.3 V I/O and 20 V Power Clamp

In this paper, MOS‐triggered silicon‐controlled rectifier (SCR)–based electrostatic discharge (ESD) protection circuits for mobile application in 3.3 V I/O and SCR‐based ESD protection circuits with floating diffusion regions for inverter and light‐emitting diode driver applications in 20 V power clamps were designed. The breakdown voltage is induced by a grounded‐gate NMOS (ggNMOS) in the MOS‐triggered SCR‐based ESD protection circuit for 3.3 V I/O. This lowers the breakdown voltage of the SCR by providing a trigger current to the P‐well of the SCR. However, the operation resistance is increased compared to SCR, because additional diffusion regions increase the overall resistance of the protection circuit. To overcome this problem, the number of ggNMOS fingers was increased. The ESD protection circuit for the power clamp application at 20 V had a breakdown voltage of 23 V; the product of a high holding voltage by the floating diffusion region. The trigger voltage was improved by the partial insertion of a P‐body to narrow the gap between the trigger and holding voltages. The ESD protection circuits for low‐ and high‐voltage applications were designed using 0.18 µm Bipolar‐CMOS‐DMOS technology, with 100 µm width. Electrical characteristics and robustness are analyzed by a transmission line pulse measurement and an ESD pulse generator (ESS‐6008).     

一种用于Pipeline ADC的高线性度栅压自举开关

在流水线模数转换器(Pipeline ADC)电路中,栅压自举开关中的非线性电容会对开关管的导通电阻产生直接的影响,导致采样非线性。设计了一种三路径的高线性度栅压自举开关,采用三个自举电容,分别构成两条主路径和一条辅助路径,使得输入信号在通过两条主路径传输到开关管栅端时加快栅端电压的建立,同时利用辅助路径驱动非线性电容,减少电路中非线性电容对采样电路线性度的影响,从而增强信号驱动能力,提高整体电路的精度。本文设计的栅压自举开关应用于14 bit 500 MHz流水线ADC的采样保持电路中。采用TSMC 28 nm CMOS工艺进行电路设计。仿真结果表明,在输入频率为249 MHz,采样频率为500 MHz的条件下,该栅压自举开关的信噪比(SNDR)达到92.85 dB,无杂散动态范围(SFDR)达到110.98 dB。     

双模式高集成负电荷泵电路设计

提出了一种新颖的双模式高集成开关电容电荷泵。该电荷泵集成高频振荡器、电平移位、逻辑驱动以及4个功率MOSFET开关。与传统电荷泵相比,该电路可以工作在单电源以及双电源两种模式。单电源模式下,输出电压为-VCC;双电源模式下,输出电压为-3×VCC。电路采用0.35μm BCD工艺实现。测试结果表明:室温时,单电源模式和双电源模式下电荷泵输出电流分别为36 mA和80 mA时输出电压分别为-3.07 V和-12.10 V。在-55℃到125℃温度范围内,单电源模式和双电源模式下电荷泵输出电流分别为24 mA和50 mA时输出电压分别低于-3.06 V和-12.35 V。该电荷泵在两种模式下工作特性良好,已应用于相关工程项目。     

一种抗负压和抗共模噪声的全集成GaN电平位移电路

设计了一种基于全集成GaN工艺平台,具有抗负压、抗共模噪声的电平位移电路。相较于传统的电平位移电路,通过电路设计将驱动部分的低电压域同高侧部分电路的低电压域保持一致,实现了抗负压的功能。除此之外,针对半桥驱动开关节点的抬升、下降引起内部电容充放电并导致信号逻辑错误的问题,对高侧部分电路进行设计,实现了抗共模噪声的能力。在200 V GaN工艺下,电平位移电路将0～6 V的输入信号转换至200～206 V。仿真结果表明,该电平位移电路的上升传输延时为4.74 ns,下降传输延时为4.11 ns,抗开关节点负压为-4 V,具有100 V/ns共模噪声抑制能力。     

一种带自适应斜坡补偿的PCM控制Boost变换器

设计了一种带自适应斜坡补偿的峰值电流模式(PCM)控制Boost变换器。采用一种低功耗自适应斜坡补偿电路,使得升压(Boost)变换器能够实现宽输出范围和高带载能力。在此基础上,提出了一种应用于Boost变换器的电感电流采样电路,该电路实现了高采样速度和高采样精度,且具备全周期的电感电流采样特点。变换器基于SMIC 180 nm BCD CMOS工艺设计。仿真结果表明,该带自适应斜坡补偿的PCM控制Boost变换器输入电压转换范围为2.8 V～5.5 V,输出电压转换范围为4.96 V～36.1 V,最大输出负载电流高达5 A。     

A wide-band low-noise charge transfer video delay line

A new wide-band low-noise charge transfer video delay line is introduced utilizing a bulk charge transfer device (BCD) with a self-aligned electrode structure, and a simple integrated sample-hold circuit. Brief analysis of charge transfer characteristics of the BCD and design considerations for the proposed device are included. Several kinds of 128-element devices are designed and examined. Measured transferred signal bandwidth is 4 MHz at 10 MHz clock of voltage swing as low as 10 V, with signal-to-noise (S/N) ratio of 42 dB. The device itself can operate beyond 20 MHz clock rate. Moreover, the device features the use of an elaborate sample-hold circuit to eliminate the complex reset pulse and filtering circuitry, high packing density of 18 /spl mu/m per element with 3-/spl mu/m line spacings assuring a high fabrication yield, and process compatibility with conventional Si gate MOS technology.