同一PCB板上不同封装结构的热应力分析

基于ABAQUS有限元分析软件,对同一PCB板上QFP和PBGA两种不同封装结构,在温度循环载荷下的应力场进行了研究,并对不同封装结构的性能进行了比较分析。结果表明:在温度循环载荷下,无论何种封装组件,越靠近PCB板的边缘,器件的应力值越大;在同等条件下,PBGA封装器件的应力值高于QFP封装器件;以同类封装器件中最大应力值的10%为临界点,封装器件中应力值比最大应力值小10%以上的为非薄弱元器件,其余均定义为薄弱元器件。根据该定义,对前述5组QFP和PBGA封装器件,除位于PCB板中间位置的外,其余各组封装器件均为薄弱元器件。     

2.5D封装有机基板制造工艺研究

文章以一款实用高性能CPU的2.5D封装有机基板为研究对象,对有机基板制备的工艺流程、关键技术难点进行了详细实验和讨论,最终完成了合格样板的制作,并形成小批量产晶的生产能力。     

基于Weibull分布2.5D封装热疲劳可靠性评估

针对2.5D立体封装中热膨胀系数及结构尺寸均存在较大差异、极易在热应力作用下产生热疲劳失效的可靠性问题,开展多芯片硅基集成封装互连界面温度循环加速试验,并基于Weibull分布对2.5D封装互连界面热适配性能进行评估分析,实现了2.5D封装可靠性指标的评估和失效率鉴定方案的制定.     

热学环境下2.5D封装器件60Pb40Sn互连焊点可靠性研究

2.5D封装具有信号传输快、封装密度高等特点,被广泛应用于高性能集成电路封装工艺中。目前2.5D器件在互连焊点方面通常采用无铅焊料,不满足宇航用器件含铅量不低于3%的要求。采用60Pb40Sn焊料作为2.5D封装器件中硅转接基板与上层芯片之间互连焊点,评估了60Pb40Sn焊点的互连可靠性,结果显示器件在1000次-65～150℃温度循环、1000 h 150℃稳定性烘焙、500次-65～150℃热冲击后互连合格,初步证实了60Pb40Sn焊料在2.5D封装器件应用的可行性。     

射频系统2.5D/3D封装结构的研究进展

射频系统封装已经成为无线通信系统重要的集成技术,对于不断向高速率、小型化、多功能方向发展的无线通信系统,先进射频系统封装结构为其提供了坚实的基础.介绍了2.5D/3D射频系统封装结构的研究进程,重点分析了中介层结构、埋入结构、堆叠结构中的关键工艺,并从信号传输、电磁干扰、结构集成度等多角度出发,对不同封装结构做了深入剖...     

基于三维多芯片柔性封装的热应力分析

利用ANSYS软件针对一种三维多芯片柔性封装结构进行建模,通过有限元2D模型模拟该封装结构在热循环温度-40~125℃条件下产生的热应力/应变情况,讨论了芯片厚度、基板厚度、微凸点高度及模塑封材料对热应力/应变的影响。结果表明,三维多芯片柔性封装体的等效热应力发生在微凸点与芯片的连接处,其数值随着芯片厚度的减薄呈递减趋势;基板厚度也对热应变有一定的影响;增加微凸点高度有利于减小等效热应力;通过比较塑封材料得知,采用热膨胀系数较大,且杨氏模量与温度的依赖关系较强的模塑封材料进行塑封会产生较大应变。     

基于热测试芯片的2.5D封装热阻测试技术研究

2.5D多芯片高密度封装中,多热源复杂热流边界、相邻热源热耦合增强,高精准的热阻测试与仿真模拟验证是封装热设计的关键。设计开发了基于百微米级发热模拟单元的热测试验证芯片（TTC）,并基于多热点功率驱动电路系统和多通道高速采集温度标测系统,实现了2.5D多芯片实际热生成的等效模拟与芯片温度的多点原位监测。通过将实际热测试结构函数导入热仿真软件,实现了仿真模型参数的拟合校准,采用热阻矩阵法表征多芯片封装热耦合叠加效应,实现了多热源封装热阻等效表征。结果表明,多芯片封装自热阻和耦合热阻均随着芯片功率密度的增加而提高,芯片的热点分布对封装热阻值的影响更为显著,因此模拟实际芯片发热状态、建立等效热仿真模型是实现高精准封装热仿真和散热结构设计的关键。     

塑料球栅阵列封装的热应力模拟

电子封装使用多种性能各异的材料,这些材料的热膨胀系数各不相同.把其组合成一个整体后,当温度变化时,在不同的材料界面会产生压缩或拉伸应力.建立了完全焊点阵列形式的模型,采用局部温度加载方式,对塑料球栅阵列封装的热应力进行了数值模拟.     

高功耗2.5D封装的热性能优化设计分析

Based on ANSYS and Icepak softwares, the numerical analysis method is used to build up the thermal analysis model of the 2.5D package, which contains a high power CPU chip. The focus of the research is on the determination of the contributing factors and their effects on the thermal resistance and heat distribution of the package. The parametric analysis illustrates that the substrate conductivity, TIM conductivity and fin height are more crucial for heat conduction in the package. Furthermore, these major parameters are compared and analyzed by orthogonal tests, and the optimal solution for 2.5D integration is proposed. The factors' influence patterns on thermal resistance, obtained in this article, could be utilized as a thermal design reference.     

功率器件管壳的热应力分析

当微电子器件封装中的热应力足够大时 ,常常会导致封装开裂甚至失效 .热应力主要是在制造过程中由于环境温度变化和封装材料热失配而产生的 .因此 ,对封装设计进行热应力估算和可靠性研究是必不可少的 .采用 ABAQUS有限元计算软件 ,对某型混合集成电路的铜基金属功率外壳 ,建立了功率器件封装的三维计算模型 ,进行了应力和变形分析计算 .计算结果为提高封装结构的可靠性和优化封装设计提出了理论依据     

多芯片叠层封装中的芯片应力分析及结构优化

针对典型的四层芯片叠层封装产品,采用正交试验设计与有限元分析相结合的方法研究了芯片、粘合剂、顶层芯片钝化层和密封剂等十个封装组件的厚度变化对芯片上最大热应力的影响,并利用找到的主要影响因子对封装结构进行优化.结果表明,该封装产品可以在更低的封装高度下实现,并具有更低的芯片热应力水平及更小的封装体翘曲,这有助于提高多芯片叠层封装产品的可靠性.     

叠层CSP芯片封装热应力分析与优化

对四层叠层CSP（SCSP）芯片封装器件,采用正交试验设计与有限元分析相结合的方法研究了芯片和粘结剂——8个封装组件的厚度变化在热循环测试中对芯片上最大热应力的影响．利用极差分析找出主要影响因子并对封装结构进行优化。根据有限元模拟所得结果．确定了一组优选封装结构,其Von Mises应力值明显比其它组低,提高封装器件的可靠性。     

叠层CSP封装工艺仿真中的有限元应力分析

叠层CSP封装已日益成为实现高密度、三维封装的重要方法。在叠层CSP封装工艺中,封装体将承受多次热载荷。因此,如果封装材料之间的热错配过大,在芯片封装完成之前,热应力就会引起芯片开裂和分层。详细地研究了一种典型四层芯片叠层CSP封装产品的封装工艺流程对芯片开裂和分层问题的影响。采用有限元的方法分别分析了含有高温过程的主要封装工艺中产生的热应力对芯片开裂和分层问题的影响,这些封装工艺主要包括第一层芯片粘和剂固化、第二、三、四层芯片粘和剂固化和后成模固化。在模拟计算中发现:(1)比较三步工艺固化工艺对叠层CSP封装可靠性的影响,第二步固化工艺是最可能发生失效危险的;(2)经过第一、二步固化工艺,封装体中发现了明显的应力分布特点,而在第三步固化工艺中则不明显。     

功率载荷下叠层芯片封装的热应力分析和优化

应用有限元分析软件ANSYS,模拟功率载荷下叠层芯片封装中芯片温度和应力分布情况,得出芯片的温度、应力与材料厚度、热膨胀系数之间的关系,根据分析,对模型进行了优化.优化后的模型最高温度下降了3.613 K,最大应力下降了33.4%,最大剪应力下降了45.9%.     

电子装联三维结构垂直线和面印刷及回流焊工艺研究

在电子装联领域,焊点通常都位于PCB平面。然而,随着散热、信号屏蔽等要求越来越高,器件及通路的分散性要求焊点能够在三维结构上延伸,从而形成了三维结构的焊点。在回流焊时,垂直(Z轴)方向上的焊料必然要受到重力的影响,特别是在要求连续的线、面焊接时,控制焊料的向下流动是保证焊接质量的难点。针对这一问题,从焊膏性能、印刷工艺和回流工艺三个方面进行分析和实验,不仅获得了连续均匀焊点,而且达到了批量印刷、单次回流的工艺要求,同时减少了器件的热冲击次数。     

芯片叠层封装的失效分析和热应力模拟

通过高温高湿加速实验对双芯片叠层封装器件的失效进行了研究,观察到存在塑封料与上层芯片、BT基板与塑封料或贴片胶的界面分层和下层芯片裂纹等失效模式．结合有限元分析对器件内热应力分布进行了计算模拟,分析了芯片裂纹的失效机理,并从材料性能和器件结构角度讨论了改善叠层封装器件可靠性的方法．     

基于再流焊冷却过程应力分析的板极组件BGA焊点参数优化

建立了板级组件BGA（Ball Grid Array）焊点有限元分析模型,对BGA焊点进行了再流焊冷却过程应力仿真分析,设计并完成了验证性实验以验证仿真分析方法的有效性,分析了焊点结构参数和材料变化对焊点再流焊冷却过程应力应变的影响,采用响应面法建立了焊点应力与结构参数的回归方程,结合遗传算法对焊点结构参数进行了优化.结果表明：实验结果证明了仿真分析的有效性;焊点应力随着焊点高度的增加而增大,随着焊点直径的增加而减小;最优焊点结构参数水平组合为：焊点高度0.44mm、焊点直径0.65mm、焊盘直径0.52mm和焊点间距1.10mm;对该最优焊点仿真验证表明最大应力下降了0.1101MPa.