共查询到20条相似文献,搜索用时 913 毫秒
1.
2.
3.
4.
5.
DDR SDRAM控制器的设计与实现 总被引:2,自引:0,他引:2
在分析DDR SDRAM基本特征的基础上,按照JEDEC DDR SDRAM规范提出了一个详细的DDR SDRAM控制器的设计方案.该方案采用Verilog HDL硬件描述语言实现,集成到高速SoC芯片中,然后使用Synopsys VCS对该控制器进行仿真,并在Stratix-Ⅱ开发板进行了FPGA验证.在阐述该控制器设计原理的基础上,进行模块划分和具体设计,提出了高效、稳定的处理方案,最后通过仿真和FPGA验证确保了设计的正确性. 相似文献
6.
为了验证在各种温度和湿度条件下的封装性能,电子行业界一直广泛地采用JEDEC标准。对低管脚数、高密度封装的各项要求,推动了新一代封装的蓬勃发展,从而替代各类方形扁平封装,封装尺寸一直急剧地缩减。无铅焊料的应用使封装的回流焊温度比以前显著地提高,因此,对这些封装的JEDEC试验标准需要重新评定。本文论述了湿度扩散分析、热传递分析和基于力学的界面断裂热机分析。研究了不同的回流焊分布图。由于较小的封装尺寸和较高的回流焊温度,新一代封装对回流焊参数诸如峰值温度和冷却率更敏感。对新一代封装的可靠性试验而言,为了确保这些封装不受以前JEDEC副本的影响,并且比其更精确,修改JEDEC试验标准是必需的。 相似文献
7.
随着手持式产品在IC封装可靠性的需求增加,业界正在研究可减少时间与成本的可靠性评估方式。就我们所知,温度循环试验(thermal cycle testing)是验证焊点可靠性的重要测试之一,但其验证往往需要很长时间才知道结果。为了缩短验证时间,文章研究机械疲劳性试验取代温度循环试验的可能性。选择四点循环弯曲试验(cyclic bending test)为研究的重点,在JEDEC22-B113规范中的定义,四点循环弯曲试验条件包含频率跟位移来仿真实际的条件。 相似文献
8.
9.
10.
在研究了JEDEC制定的DDR2标准的基础上,基于对DDR2快速测试的目的,设计了一种带自测功能的新型DDR2控制器。该控制器既拥有常见的控制时序、刷新、初始化等功能,又可以在没有外部激励的情况下对DDR2进行测试。整个设计完全遵循JEDEC标准,采用自顶向下的设计方法,通过异步FIFO进行跨时钟域的信号通讯,接口部分兼容FPGA的MCB模块,可以实现和MCB的简单替代,最后用verilog语言进行描述并通过仿真验证和FPGA验证.达到了较高的性能和实现了要求的功能。与常见的控制器相比,本设计虽然增加了自测试功能,但综合后的面积只增加10%。 相似文献
11.
在对塑封集成电路进行封装可靠性评估中,预处理过程(precondition)是必经的步骤。其中的浸润测试(soak)通常在非加速条件下进行,其耗时较长。在市场竞争日趋激烈的环境下,企业迫切需要缩短新产品的可靠性验证时间。文章针对JEDEC(电子器件工程联合委员会)和JEITA(日本电子信息技术协会)标准中涉及到的三种加速浸润条件,以组件在非加速条件下(JEDEC Level 3和JEITA Rank E)潮气的穿透力、吸收量及由此产生的失效为参照,确定在加速条件下,组件达到同样的潮气吸收量并产生相类似的失效所需的时间。同时应用有限元分析的方法进行建模和计算,并与实际的测量结果比较验证。 相似文献
12.
13.
3月5日,世界首席半导体标准化委员会—JEDEC在上海举办了记者招待会。过去五年间,JEDEC曾与中国电子标准协会(CESA)、中国半导体行业协会(CSIA)及中国电子标准研究所(CESI)等 相似文献
14.
本文介绍了PSPICE6.3中PLSyn综合环境两个主要功能:对电路原理图进行仿真,得到所选择可编程器件的管脚分配表及JEDEC文件;输入ABEL等设计,得到只反应输入输出逻辑关系的模块,以验证所设计的逻辑关系。 相似文献
15.
16.
17.
18.
《电子科技文摘》2000,(5)
Y99-61677-54 0008263JEDEC 123准则的高频限制=High frequency limita-tions of the JEDEC 123 guideline[会,英]/Williams,D.F.//Characterization of flip-chip CMOS ASIC simultane-ous switching noise on multilayer organic and ceramicBGA/CGA packages.—54~57(EG)本文对 JEDEC 123准则所描述的工序中固有的系统高频误差进行了评价。此准则适合于电子封装电感和电容模型参数的测量。参6 相似文献
19.