基于FPGA动态自重构的嵌入式系统设计

本文提出了一种设计动态自重构系统的设计方法。这种方法可以有效地利用现有的IP核,将其经过处理就可以作为动态重构系统的可重构IP核使用。该方法可降低开发成本,缩短设计周期,同时应用动态重构技术的系统层设计是目前的研究热点。本设计使用Xilinx公司新推出的ISE8．2i、EDK8．2i和PlanAhead9．2．7FPGA开发工具,依托XUP Virtex-ⅡPro xc2vp30 FF896-7 FPGA开发板为平台,以其内嵌微处理器为核心搭建了一个可重构系统。该设计有3个重构区域,每个区域有至少两个配置文件,可根据需要在软件程序的调配下实现动态配置。由此系统功能的灵活性和硬件资源的利用率将得到改善。     

动态可重构技术打造更灵活的芯片

动态可重构是一种能够动态切换芯片电路结构的技术，目前，该技术正被越来越多地应用于各种设备中。例如，在复合机（MFP，Multi Function Peripheral）市场上，IPFlex公司是动态可重构技术的开创者，     

一种片上系统(SOC)时钟同步设计方法

SoC设计很大程度上依赖于IP核的可重用性。由于各IP核中时钟延时的不同，要将IP核集成到一个同步SoC中时钟分布变得很难。本文介绍了一种SoC时钟同步设计方法，这种方法将可调节延时的时钟电路插入在时钟分布网络中．以取得时钟边沿的匹配和同步。使用可调节电路进行时序调整，减少了设计迭代时间，节约了设计成本。     

基于FPGA的嵌入式加固系统设计

针对空间辐照环境,设计了一款基于FPGA平台抗辐照加固嵌入式系统。通过对存储单元进行三模冗余设计和(12,8)汉明码EDAC编码设计进行加固。对MC8051 IP核、I2C IP核、判决器,EDAC编码解码器等模块进行部分动态可重构设计。使用ICAP接口进行回读对比和动态可重构操作。系统配置后,定时对其进行回读对比。当检测到FPGA发生单粒子翻转时,采用部分重配置消除单粒子影响,使系统恢复正常。     

基于动态可重构的FFT处理器的设计与实现

提出了一种基于局部动态可重构(DPR)的新型可重构FFT处理器.相比传统的FFT设计,该设计方法在重构时间上得到了很大改进,同时,处理器能够动态地添加或移除重构单元.采用新颖的FFT控制算法,使得可重构部分面积很小.该处理器结构在Xilinx Viirtex2p系列FPGA上进行了综合及后仿真.较之Xilinx IPcore,其运算效率明显提高,而且还实现了IP核所不具备的动态可重构性.     

循环码纠错电路及其可重构分析

数据在通讯传输和存储的过程中 ,采用纠错码技术可以保证数据的正确性。文中以 BCH[7,4 ,3]码为例 ,研究了循环纠错码的构造原理和电路结构 ,提出纠错码电路可以建立在纠错码基核单元的基础上 ,重构纠错码电路来实现有限系统资源的动态再利用。纠错码重构电路的研究可建立在嵌套式 GA理论模型上 ,采用迭代矩阵变换和有限状态机方式实现。     

ALTECC_DECODER IP核的IEEE 1500 Wrapper设计

IP核的广泛应用提高了电路集成的效率。由于众多功能各异的IP核集成在电路中,完善的测试机制是确保其正常工作的前提。因此,如何对IP核进行测试成为复用IP核技术必须解决的问题。IEEE Std 1500提供了IP核的测试实现机制,文中基于IEEE 1500研究如何实现IP核的Wrapper设计,实验以Hamming码译码IP核ALTECC_DECODER为测试对象,验证了IEEE 1500 Wrapper可有效地对IP核进行测试。     

PCI总线主控制器IP的设计

本文讨论一个PCI总线主控制器IP核的设计与验证，描述了该IP核的控制通路和数据通路设计、电路的功能仿真、综合以及验证等过程。结果表明，该IP核在功能和时序上符合PCI技术规范2．2版本，达到了预定的目标。     

利用软件使电路瞬时发生多种变化的动态可重构技术

通过高速切换而增加电路数目 动态可重构技术是种能够通过动态、高速地切换芯片内部电路结构的技术.从表面上看,这种技术的最引入之处是可增加电路的数目.     

H.264/AVC中变换量化模块的可重构设计

基于H.264/AVC视频编码标准,完成编码模块中的整数OCT/Q模块可重构IP核的优化设计.在硬件开销改变不大的情况下,利用可重构理论,提炼出其核心部件即可重构处理元,在同种电路结构上实现变换量比(DCT/Q)和反变换反量比(IDCT/IQ)的功能,满足高清视频实时编解码要求.     

异步可重构结构设计

介绍一种异步可重构结构，研究了异步可重构单元的设计。通过提前产生求值完成信号，使用DSDCVS逻辑实现可重构单元的运算电路，改进了异步可重构单元的控制电路。用三输入的C元件实现异步可重构单元的控制电路。仿真结果表明，异步可重构结构具有低功耗、高性能的优点，适合作为IP集成到系统芯片上，组成低功耗、高性能的可重构计算平台。     

一种用于数模混合电路的可测试性设计IP核

介绍了一种用于数模混合电路的可测试性设计IP核。该IP核可作为辅助测试的模块嵌入到数模混合电路中,利用串口通信技术,由单片机(MCU)或FPGA向IP内部串行输入控制信号,完成对待测数模混合电路的数字校正和模拟校正或者输出待测电路中的部分静态电压节点,由此提高测试的成功率。电路采用TSMC 65nm工艺设计并流片,功耗为600μW,核心面积为110μm×80μm,适合数模混合电路的片上集成。     

基于JavaCAD架构的IP知识产权保护

随着现场可编程门阵列（FPGA）集成度越来越高,在大型FPGA系统设计中应用第三方IP核也越来越广泛（IP核是指集成电路设计中所采用的具有独立知识产权的可复用的电路功能模块）。多数IP供应商提供基于FPGA技术的各种功能模块。基于IP核的模块化设计具有众所周知的优势：可以缩短设计周期,提高设计质量,使得系统设计更加便利。     

一种安全可靠性高的全新IP核保护方法

提出了一种基于3DES加(解)密双方认证系统的IP核保护方法,主要用于保护基于SRAMD工艺FPGA设计的IP核电路。在配置好的FPGA中,通过IP核外附加的内部保护电路和外部验证设备之间的互相通信认证,确认使用者的合法性,可有效防止IP核信息配置到FPGA过程中的非法盗取。详细介绍了这种新IP核保护方法的原理、结构和实现过程,并设计了一套基于此技术的简化双方认证系统。     

可配置总线接口USB控制器IP核的设计与实现

设计并实现了USB1．1器件IP软核、固核和硬核。详细介绍了USB IP软核的设计和验证技术以及基于0．18μm标准单元的固核与硬核的实现方法。为了提高USB IP的可重用性，引入了总线适配器和可配置总线接口IP核的概念，设计了三种总线适配器。对USB IP核的可配置端点数及基于FPGA的三种总线适配器进行了性能分析和评价。     

复用NoC测试IP芯核测试存取链优化配置

论述了层次型IP芯核不同测试模式之间的约束关系,给出了层次型IP芯核的测试壳结构,提出了一种复用片上网络测试内嵌IP芯核的启发式测试存取链优化配置方法.该方法可有效减小测试数据分组数量和被测芯核的测试时间.使用片上网络测试平台,在测试基准电路集ITC'02中的基准电路p22810上进行了实验验证.     

IP相关知识

● 什么是IP产业IP（Intellectual Property）就是常说的知识产权。Dataquest咨询公司将半导体产业的IP定义为用于、ASSP、PLD等当中，并且是预先设计好的电路● IP应用分类IP核的应用主要分为以下几类:微处理器核,包括: MPU、MCU核、DSP核;存储器(MEMORY)核,包括：RAM、ROM、、FLASH和FERAM等;数字/模拟混合信号电路,包括：A/D、D/A变换器等;射频(RF)模块;I/O接口电路;各种专用算法模块,如信息安全、通信和多媒体应用;智能电源模块,包括：DC/DC转换器等。● 国内IP产业的发展状况从目前情况看，我国半导体产业规…     

一种新的图像处理系统的研究

针对当前图像处理系统存在的处理性能和系统灵活性等问题,提出了一种采用可重构技术和图像并行处理技术实现的图像处理系统。研究了动态可重构技术理论及可重构系统的特点,并且研究了图像并行处理系统的设计及算法实现的方法,分析了目前图像处理系统中存在的问题,利用FPGA(Field)可以多次重复配置的特性,设计了可重构图像并行处理系统。同时,在研究了分布式算法的基础上,实现了图像处理算法。设计了采用多IP核实现图像并行处理系统。系统可以根据计算任务的不同,并同时考虑到并行处理系统负载平衡性,设置不同的计算节点数量,达到了既能够满足系统的需求,又可以节约硬件成本的效果。通过实验,验证了系统的可行性。     

一种适合SOC的时钟控制器IP核

随着集成电路系统的规模和复杂性的不断提高，基于IP核的SOC系统的设计已被广泛采用。与此同时，电路测试的难度不断增大，对电路的可测性设计也提出了更高的要求。文章介绍了应用于嵌入式系统的16住时钟控制器(Timer Control Unit)的IP核设计，设计中采用了JTAG可测性设计电路。     

基于国产SoPC平台的外部总线的设计与实现

可重构的SoC(system-on-a-chip)是嵌入式系统发展的一个重要方向,它不仅可以达到较高的性能而且更加的灵活.介绍了一种国产的SoPC(System on a Programmable Chip)平台,并基于此平台提出了一种用于重构计算的外部总线结构.通过该总线,可以通过改变不同的IP(intellectual property)核来组成新的系统.同时回顾总结了部分动态可重构的步骤并完成了一个完整的系统,最后给出了可重构系统的测试结果.