基于IP设计的系统芯片测试策略

未来的系统芯片设计将基于IP设计,为了加强嵌入式核应用商和提供商之间的交流,确保系统芯片的快速上市,降低芯片的开发周期和开发成本,IEEE提出了P1500标准。从基于IP设计系统芯片的角度,对IEEEP1500标准的目的与意义、该标准定义的系统结构、标准的制订原则、测试的实现方式等角度对该标准进行详细的剖析,指出了该标准目前的进展状况和存在的问题,以及该标准与其他相关协议之间的关系。     

嵌入式芯核测试标准IEEE Std 1500综述

介绍了IEEE 1500标准制定的历程和背景、SoC测试面临的重大挑战及该标准所要解决的问题、IEEE 1500标准的基本结构和使用方法,最后对该标准的未来提出展望.     

基于IEEE P1500芯核测试控制结构设计

讨论了IEEE P1500测试架构,详细分析并实现了IP核的测试环(Wrapper)结构,给出了一种支持该标准的芯片级测试控制结构。该结构能控制基于总线结构的TAM以及P1500 Wrapper,通过芯片级CTAP控制器,支持串行或并行测试访问,实现了核内测试以及核间互连测试。同时该结构只需5根额外测试管脚。     

基于IEEE Std1500的IP核并行测试控制架构设计

随着IEEE 1500标准的不断推广应用,兼容该标准的IP核也越来越多,具有IEEE 1500标准结构的IP核也被越来越多的应用到片上系统的设计中;由于IEEE 1500标准定义了外壳架构和测试访问机制,因此如何实现片上系统中IP核的外壳架构和测试访问机制的测试控制便成为研究的热点问题;文章在研究标准的基础上,基于外壳架构和CAS-BUS测试访问机制,提出IP核的并行测试控制架构,通过多IP核的仿真时序图分析,验证了测试控制架构的有效性;该架构能够实现多IP核的并行测试控制,节约了测试时间,提高了测试效率,为片上系统的测试控制提供一种新思路。     

基于IEEE Std 1500标准的SOC可测性设计研究

集成电路深亚微米制造技术和设计技术的迅速发展,使得基于IP核复用的SOC设计技术得到越来越广泛的应用,但由于IP核的来源不同,设计标准的不兼容等因素,使得SOC的测试变得越来越困难;IEEE为解决SOC的测试问题提出了嵌入式芯核测试标准IEEE Std 1500,致力于建立标准化的IP核供应商和用户之间的测试接口,简化核测试信息的复用;文章详细介绍了IEEE Std 1500标准的测试架构,使用方法和核测试描述语言CTL,同时给出标准中提出的SOC可测性设计方法。     

多时钟域并行测试控制器的设计

采用了IEEE1149中TAP控制器的概念与IEEE1500 wrapper的概念相结合,设计出一款基于IEEE1500测试标准同时兼容IEEE1149测试标准的测试控制器,并设计了满足不同时钟域同时并行配置通用寄存器的功能,可以节省多个时钟域串行配置寄存器的时间,提高了测试效率。结果中的verdi仿真图表明文章所设计的测试结构达到了预期。     

基于IEEE 1500的数字SOC测试系统的设计与实现

IEEE 1500为核供应者与核应用者提供接口,可有效实现测试电路复用。简要分析IEEE 1500标准,包括核测试壳Wrapper及核测试语言(CTL)两者的结构和特点;论述基于IEEE 1500的数字SOC测试系统的总体设计目标,设计了测试系统的软硬件体系结构,并构建了测试系统;通过DEMO电路测试验证,系统可正确实现扫描链完备性测试、核功能内测试及核互连测试,表明系统工作稳定,通用性强。     

基于IEEE1149.7标准的CJTAG测试设计方法研究

在深入研究IEEE1149.7标准的基础上,针对测试问题设计了CJTAG测试控制器,实现了T0、T1、T3和T4层级的主要功能。对该控制器的各个功能进行了仿真验证。结果表明该控制器产生的测试信号符合IEEE1149.7标准的规定,能够控制待测芯片实现相应的测试功能,取得了较好的测试效果。     

建立在模拟集成电路上的边界扫描设计

对模拟芯片边界扫描测试方法进行了研究,结合IEEE1149.1标准框架结构和IEEE1149.4标准混合信号测试总线思想构建了模拟芯片边界扫描测试电路,运用了数字移位寄存器和模拟开关构成模拟边界扫描单元,并编写了TAP控制器及其它电路的VHDL代码,通过实验仿真验证了测试电路的可行性。测试电路可以完成模拟芯片的简单互连测试以及性能测试。     

紧凑型边界扫描技术的功能与现状

芯片一体化进程的加剧以及对功耗控制的关注日益增加,边界扫描技术面临新的挑战,这些挑战来源于调试、应用、测试等方面,紧凑型边界扫描技术对此提出了有效的解决方法;以IEEE1149.7标准以及国内外文献报道为依据,对精简引脚与增强功能边界扫描技术的测试规范进行系统的分析,重点对该技术的新功能、新特性和新应用进行详细介绍;针对符合IEEE1149.1标准的测试系统与被测系统如何升级以实现IEEE1149.7标准新功能的问题提出了相应的建议;最后总结了该技术的发展方向和应用前景。     

Panel Summaries

"IEEE 1500: Embedded core-based test standard—Why should I adopt it?" The IEEE standards committee has now developed a new standard, IEEE 1500, which defines an isolation mechanism for IPs (cores) whereby an IEEE 1500 wrapper can isolate cores for test and debug on a SoC. A panel session at the 23rd IEEE VLSI Test Symposium debated how and why the industry should adopt this new standard. The 11th IEEE International On-Line Testing Symposium (IOLTS 05) held a special panel session on the topic, "Online Testing for Secure Implementations: Design and Validation." The panelists discussed how online testing techniques can improve security and how to evaluate, at different stages in the design flow, the achieved level of security. The panelists raised such issues as fault-based and side-channel attacks, the need for secure and efficient DFT methodologies, and the need to better evaluate a given implementation's level of robustness.     

CTL and Its Usage in the EDA Industry

The Core Test Language, originally developed within the IEEE 1500 development working group but later spun out as an independent standard, specifies the standardized language in which core test information for both wrapped and still-to-be-wrapped cores is described.     

IEEE Std 1500 enables core-based SoC test development

IEEE Std 1500 supports cost-efficient testing of core-based SoCs. Several popular commercial cores have incorporated IEEE-1500-compliant wrappers, and many complex SoC designs have successfully employed a modular-testing strategy enabled by this standard. This special issue examines the usage experiences of this important standard. Also included in this issue of D&T is a Perspectives article from Intel's Gadi Singer on emerging computing trends, challenges of nanoscale device integration, and the resulting gigascale complexity. In addition, there are three general-interest articles on various topics.     

基于CTL的SOC IP核的测试技术

本文介绍了一种针对SOC测试设计中嵌入式芯核的核测试语言(CTL)。该语言描述了如何将可测试性设计置入具有知识产权(Intellectual Property,简称IP)芯核和SOC中,从而加速测试生成和复用。CTL语言标准虽然还未被IEEE正式通过,但已经在EDA厂商、ATE厂商和IP芯核提供者之间悄然兴起并被积极采用,一系列基于CTL的产品也相继被研制 制出来。本文通过对CTL的分析与研究,较为详细地说明了CTL引入的重要性及其特性,并为SOCIP芯核提供CTL语言测试设计实例。     

LM3S1138与CC2420的无线传感器网络通信

介绍基于ARM公司Cortex—M3处理器核的LM3S1138微控制器;结合无线射频芯片CC2420,构建工作在2．4GHz频段下且符合IEEE802．15．4标准的ZigBee节点;详细介绍了通信软件设计,并给出发送端和接收端程序的实现过程。这种节点具有性能稳定、功耗低的特点,通过实验验证了点对点通信的可行性。     

基于IEEE802.11n的无线网络及其在校园网的应用研究

该文对IEEE802.11n的标准及其核心技术进行了介绍,并就基于它的无线设备组建的校园网进行了分析,对它在校园网中的应用进行了研究。     

Turbo1500: Core-Based Design for Test and Diagnosis

Tool support is crucial in widespread adoption of a standard. This article describes a set of tools and associated flow for DFT insertion and test generation based on IEEE Std 1500.     

Guest Editors' Introduction: The Status of IEEE Std 1500

The increased use of embedded predesigned reusable cores necessitates a core-based test strategy. The goal of IEEE Std 1500-2005 is to simplify reuse and facilitate interoperability for testing core-based system chips, especially if they contain cores from different sources. This special issue updates readers on the status of the usage and adoption of this standard.