基于FPGA的SPI通讯接口设计

文章介绍基于FPGA的SPI通讯接口设计,采用Verilog硬件描述语言编程,用综合工具Synplify对设计进行综合,用Model Sim进行时序仿真测试,最后在FPGA上实现完成。     

基于FPGA的RC4加密算法设计及实现

针对通信安全问题,采用自顶向下的设计方法,设计了一种RC4算法基于FPGA的实现方式,实现了通信数据的加密传输。根据RC4加密算法的原理和设计流程,使用Verilog HDL编程语言,采用有限状态机（FSM）的编程方式实现算法,通过Modelsim SE 10.1a仿真软件进行仿真,并在FPGA开发板上进行验证。采用本文提出的FPGA设计方法实现的RC4加密算法相比软件加密方式和已有的FPGA实现方式速度有明显提高。     

基于 FPGA 的SPI 总线接口的实现

FPGA 具有快速稳定、高效率等优点.SPI 接口具有全双工操作、协议简单、数据传输速率较高等优点.将FPGA 编程的灵活性和 SPI 总线的易用性结合,利用 Verilog 语言编程实 SPI 的接口功能.     

基于Verilog HDL语言的FPGA设计

采用Verilog HDL语言在Ahera公司的FPGA芯片上实现了RISC_CPU的关键部件状态控制器的设计，以及在与其它各种数字逻辑设计方法的比较下，显示出使用Verilog HDL语言的优越性．     

28FJ3A系列FLASH存储器与FPGA的接口设计

简要介绍28FJ3A系列FLASH存储器的特点，详细说明了该系列存储器与FPGA接口的设计思路以及如何用4个状态机实现读写控制，给出了Verilog语言程序实例。     

基于FPGA的I2C总线接口设计

本文简述了I2C总线的工作原理,重点介绍了在FPGA上实现I2C总线接口的结构设计和Verilog HDL代码设计,并给出了仿真结果.     

基于FPGA的ISA总线接口逻辑设计

虽然各种新式总线相继出现,但ISA总线在工业领域应用相当普遍,本文提出用Verilog HDL语言写FPGA(可编程逻辑门阵列)逻辑来实现ISA总线的接口设计,可以大大减化硬件电路设计复杂的缺点,灵活简单。将设计的接口逻辑用于超声波探伤卡的ISA接口中得以验证。     

一种基于FPGA的可配置SPI Master接口设计实现

介绍一种基于FPGA的SPI Master Interface设计。依据SPI同步串行接口的通信协议,设计一个可配置的、高度灵活的SPI Master模块,以满足正常、异常及强度测试要求。利用Verilog语言实现SPI接口的设计原理和编程思想。     

28FJ3A系列FLASH存储器与FPGA的接口设计

简要介绍28FJ3A系列FLASH存储器的特点,详细说明了该系列存储器与FPGA接口的设计思路以及如何用4个状态机实现读写控制,给出了Verilog语言程序实例。     

基于FPGA的TANGRAM分组密码算法实现

TANGRAM系列分组密码算法是一种采用比特切片方法,适合多种软硬件平台的系列分组密码算法。针对TANGRAM-128/128算法,使用Verilog HDL对该算法进行FPGA实现并提出设计方案。首先,介绍了TANGRAM密码算法的特点和流程,提出了针对TANGRAM密码算法进行44轮加/解密迭代计算的方案,该方案采取有限状态机的方法有效降低了资源消耗;其次,基于国产高云云源平台,完成了基于高云FPGA的算法工程实现,以及功能仿真和数据的正确性验证,同时在Quartus Ⅱ 13.1.0平台上也进行了相关测试,用以比较。测试结果表明,TANGRAM系列分组密码算法基于Altera公司的Cyclone Ⅳ E系列EP4CE40F29C6芯片进行工程实现,最大时钟频率为138.64 MHz,加/解密速率为403.30 Mbps;基于高云半导体GW2A-55系列芯片的最大时钟频率为96.537 MHz,加/解密速率为280.80 Mbps。     

基于FPGA的遗传算法实现

针对基于软件实现的遗传算法在求解问题的规模与复杂性不断扩大时,往往会速度慢、效率低下的缺点,提出了一种基于现场可编程门阵列的实现方法,并利用测试函数对算法的实现进行效果验证。实际效果显示,这种硬件实现方法,不仅结构简单,而且有效地减少了运算时间、提高了运行效率,为遗传算法能在一些实时、高速的场合得到应用提供了依据。     

基于Verilog HDL设计的多功能数字钟

本文利用VerilogHDL语言自顶向下的设计方法设计多功能数字钟,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过AlteraQuartusⅡ4.1和ModelSimSE6.0完成综合、仿真。此程序通过下载到FPGA芯片后,可应用于实际的数字钟显示中。     

FPGA与CF卡的接口设计

本文给出了通过FPCA访问CF卡的方法,同时给出了用Verilog HDL语言访问CF卡的源程序和利用双RAM访问CF卡的程序编写技巧.     

步进电机控制系统的设计与实现

论文介绍了步进电机的控制原理,利用脉冲叠加原理,以Verilog HDL为实体设计输入,设计并实现了一套集成于FPGA内部的步进电机控制系统.该系统可以控制步进电机实现定速、加速、减速,且速率和加速度都能做到连续可调等功能.该方法具有设计简单灵活,体积小,系统稳定等优点,可用于办公自动化(Office Automation)、工厂自动化(Factory Automation)和计算机外部设备等场合.     

基于FPGA的直接序列扩频发射机的设计与实现

This paper presented an implementation of a direct sequence spread spectrum transmitter, which used FPGA as a hardware platform, and Max- plusII as a design tool. And the modules were designed using Verilog HDL and the top layer was designed based on graphical method. In this design, Bits to be transmitted are read from ROM circularly, and the channel coding utilizes (2,1,7) convolution codes. The spread spectrum module adopted kasami codes with a spread length 255. And a 3 bit quantization is used for polar transformation. Between every bit, 7 bits were inserted in interpolation module. The output filter is a 16 level FIR filter. The Verilog HDL codes, block diagram of the whole system, and the simulation results were presented in this paper. The result of the simulation showed that this is a high accurate and stable design without any glitch.     

FPGA设计中由于延迟产生的冒险现象分析及消除

在使用FPGA器件设计组合逻辑电路时，由于连线和逻辑单元的延迟作用，使输出信号出现毛刺，产生冒险现象，影响逻辑电路的稳定性。本文基于Verilog HDL，对硬件描述语言设计的组合逻辑电路中冒险现象产生的原因进行分析，介绍了通过加入采样脉冲和加入D触发器消除冒险现象的方法。并给出了实例程序、仿真波形及综合后的电路结构图。     

基于Verilog HDL的电梯系统设计

从状态机的角度,介绍了一种电梯控制器的Verilog HDL设计方法。将其嵌入到FPGA中,用于实现电梯的控制。着重介绍电梯的总体设计方案,详细描述其内部状态机的工作原理,并提供了电梯中主控制器与分控制器通信部分的Verilog源代码。给出了在Xilinx公司的ISE6.2+ModelSimXE5.6软件平台中进行EDA的综合结果与时序仿真,并遵循方向优先的原则提供3个楼层多用户的载客服务并指示电梯的运行情况。实际应用表明,该系统设计灵活,运行可靠,成本低廉,有一定的应用价值。     

基于FPGA的简化UART电路设计

本文阐述了通用异步发生器UART的功能特点,介绍了用硬件描述语言Verilog来开发各个模块,并给出仿真结果.本设计使用Ahera的FPGA芯片,将UART的核心功能嵌入到FPGA内部,能够实现异步通信的功能,可以将其灵活地嵌入到各个通信系统中.