155Mbps速率级0.5μm CMOS限幅放大器

描述了用于SDH光纤通信STM-1速率级光接收机主放大器的155Mbps限幅放大器．该电路采用CSMC0.5μm CMOS工艺实现，供电电压为3．3V，功耗为198mW．核心电路包含6级级联的传统差分放大器，一个输出缓冲和一个直流失调补偿反馈环路．通过调整片外电阻Rset，小信号增益在44～74dB范围内可调．芯片封装后测试得到的输入动态范围为54dB（Rset=50Ω），单端输出摆幅为950mV，在高达400Mbps伪随机码输入时，所得眼图仍然令人满意。     

2.5Gb/s和3.125Gb/s速率级0.35μmCMOS限幅放大器

采用了TSMC0.35μm CMOS工艺实现了可用于SONET/SDH2.5Gb/s和3.125Gb/s速率级光纤通信系统的限幅放大器。通过在芯片测试其最小输入动态范围可达8mVp—p，单端输出摆幅为400mVp-p，功耗250mW，含信号丢失检测功能，可以满足商用化光纤通信系统的使用标准。     

SDH系统STM-16速率级CMOS限幅放大器

本文提出了用于 SDH系统 STM- 16速率级光接收机中主放大器的 CMOS限幅放大器的设计方法。此限幅放大器由输入缓冲、主放大单元、输出缓冲、偏置补偿电路四部分组成。当限幅放大器工作在2 .5 Gbit/ s时 ,输入动态范围为 49d B,5 0 Ω负载上的输出限幅在 80 0 m V,利用 3.3V电源供电 ,功耗约为 5 0 m W。     

基于标准CMOS工艺的一款宽带限幅放大器芯片设计

采用SMIC 0．35μm CMOS混合信号工艺来设计开发一款适用于SDH STM-16的光接收机前端限幅放大器芯片。该限幅放大器的设计采用了电容中和技术来实现带宽的扩展,可满足2．5Gbps速率要求,芯片电路拥有信号丢失检测和自动静噪功能。芯片版图的参数提取仿真表明：芯片最小输入动态范围可达2mV,50Ω负载上的双端输出摆幅约为1400mVpp在3．3V供电下静态功耗仅为66mW,动态功耗为105mW,有实际推广价值。     

低功耗CMOS限幅放大器设计

利用0.18μm CMOS工艺设计了应用于光接收机中的10Gb/s限幅放大器.此限幅放大器由输入缓冲,4级放大单元,一级用于驱动50Ω传输线的输出缓冲和失调电压补偿回路构成.输入动态范围为38dB(10mV～800mV),负载上的输出限幅在400mV,在3.3V电源电压下,功耗仅为99mW.整个芯片面积为0.8×1.3mm2.     

5Gb/s 0.25μm CMOS限幅放大器

采用TSMC 0.25μm CMOS技术设计实现了高速低功耗光纤通信用限幅放大器.该放大器采用有源电感负载技术和放大器直接耦合技术以提高增益,拓展带宽,降低功耗并保持了良好的噪声性能.电路采用3.3V单电源供电,电路增益可达50dB,输入动态范围小于5mVpp,最高工作速率可达7Gb/s,均方根抖动小于0.03UI.此外核心电路功耗小于40mW,芯片面积仅为0.70mm×0.70mm.可满足2.5,3.125和5Gb/s三个速率级的光纤通信系统的要求.     

0.18μm CMOS 10Gb/s光接收机限幅放大器

利用TSMC 0.18μm CMOS工艺设计了应用于SDH系统STM-64(10 Gb/s)速率级光接收机中的限幅放大器.该放大器采用了改进的Cherry-Hooper结构以获得高的增益带宽积,从而保证限幅放大器在10Gb/s以及更高的速率上工作.测试结果表明,此限幅放大器在10Gb/s速率上,输入动态范围为42dB(3.2mV~500mV),50Ω负载上的输出限幅在250mV,小信号输入时的最高工作速率为12Gb/s.限幅放大器采用1.8 V电源供电,功耗110mW.芯片的面积为0.7mm×0.9mm.     

12Gbit/s用于光纤传输系统的0.5μm SiGe HBT限幅放大器

文章介绍了一种用IBM公司0．5μm SiGe BiCMOS HBT工艺设计的12Gbit／s用于光纤传输系统的限幅放大器。整个系统包括一个输入缓冲级、三个放大单元、一个用于驱动50传输线的输出缓冲级和一个失调电压补偿回路。采用3．3V单电源供电，功耗只有150mW，小信号增益大干35dB，在40dB的输入动态范围内输出电压幅值可以保持800mVpp恒定。     

宽带限幅放大器的研制

从双极型晶体管Gummel-Poon模型出发,综合考虑晶体管的器件结构、工作状态和参数提取条件等完成参数提取,运用优化算法对提取参数进行局部和全局优化,给出了得到的GP模型参数值.以此为基础采用差分放大电路形式,完成限幅放大器电路结构设计并对其进行分析,运用ADS仿真软件对限幅放大器进行仿真优化并进行了流片.结果表明,设计完成的限幅放大器在10～300 MHz工作频率内的小信号电压增益最大值大于25 dB,带内平坦度小于±1 dB,限幅输出电压约为1.2 V.     

一种基于噪声抵消的0.5μmCMOS宽带低噪声放大器设计

设计了一种应用于DRM(Digital Radio Mondiale,全球数字广播)和DAB(Digital Audio Broadcasting,数字音频广播)的宽带低噪声放大器.该放大器采用噪声抵消结构,抵消输入匹配器件在输出端所产生的热噪声和闪烁噪声,使得输入阻抗匹配和噪声优化去耦.采用华润上华CSMC 0.5μm CMOS工艺实现.测试结果表明,3dB带宽为300kHz~555MHz,最大增益为16.2dB,S11和S22小于-3.6dB,最小噪声系数为3.8dB,输入参考的1dB增益压缩点为0.5dBm,在5V电源电压情况下功耗为97.5mW,芯片面积为0.49mm2.     

10Gb／s0．18μm CMOS限幅放大器

采用SMIC0．18μm 1P6M混合信号CMOS工艺设计了10Gb／s限幅放大器。该放大器采用了带有级间反馈的三阶有源负反馈放大电路。在不使用无源电感的情况下,得到了足够的带宽以及频率响应平坦度。后仿真结果表明,该电路能够工作在10Gb／s速率上。小信号增益为46．25dB,-3dB带宽为9．16GHz,最小差分输入电压摆幅为10mV。在50Ω片外负载上输出的摆幅为760mV。该电路采用1．8V电源供电,功耗为183mW。核心面积500μm×250μm。     

0.5μmCMOS带隙基准电路设计

依据带隙基准原理,采用华润上华(CSMC)0.5 μm互补金属氧化物半导体(CMOS)工艺,设计了一种用于总线低电压差分信号(Bus Low Voltage Differential Signal,简称BLVDS)的总线收发器带隙基准电路.该电路有较低的温度系数和较高的电源抑制比.Hspice仿真结果表明,在电源电压VDD=3.3 V,温度T=25℃时,输出基准电压Vrd=1.25 V.在温度范围为-45℃～ 85℃时,输出电压的温度系数为20 pm/℃,电源电压的抑制比δ(PSRR)=-58.3 dB.     

10 Gbit/s CMOS高增益限幅放大器设计

利用UMC 0.13 μm CMOS工艺设计了10 Gbit/s CMOS高增益限幅放大器.本次设计采用五级改进的Cherry-Hooper结构来提高电路的带宽增益积,运用两级输出缓冲来减少信号的上升下降时间.后仿真结果表明,在1.2 V的供电电压下,电路的功耗为70.8 mW,获得了58.7 dB的增益和9 GHz的-3 dB带宽.输入动态范围为46 dB(6 mVpp～1 200 mVpp)时,输出幅度保持在600 mVpp,上升下降时间(10%～90%)为29 ps.芯片的核心面积仅为285.8 μm×148.9 μm,总面积为665.3 μm×515.3 μm.     

PHS接收芯片中的限幅放大器与接收信号强度探测器的设计

本文采用0.25μCMOS工艺设计了一种应用于PHS接收芯片的10.8MHz低功耗限幅放大器和低温漂对数型接收信号强度探测器(RSSI)。电路采用了温度补偿方法减小温度对RSSI信号的影响。仿真结果表明此电路在-40℃～85℃的温度范围内RSSI信号误差小于60mV。RSSI线性度误差在±1dB范围内,输入动态范围约为56dB,并且限幅放大器输出电压峰峰值被限定为550mV。在3V电源电压下电路总功耗为8.3mW。     

一种5.5 GHz 30-dB低成本CMOS宽带限幅放大器

采用0.18 μm CMOS工艺,设计了一种多级级联的差分架构宽带高增益限幅放大器.该限幅放大器是为5 Gb/s同步光纤网络(SONET OC-96)设计的.采用反比例级联结构和低电压降有源电感负载来提高系统带宽,达到了设计目标.仿真结果显示,该限幅放大器获得了约30 dB的增益和5.5 GHz 3 dB带宽,电路功耗为30 m W.     

2～18GHz微波宽带限幅放大器

采用 CAD技术 ,应用 Ga As HEMT管芯及良好的微组装工艺 ,研制出 2～ 1 8GHz微波宽带限幅放大器。基片为氧化铝材料 ,尺寸 0 .2 5 mm× 2 mm× 1 0 mm,自制超微带阻容元件 ,一并装在很小的铜载体上。经试验调试得到以下结果 :f:2～ 1 8GHz,Pout:3 0～ 5 0 m W,Gp≥ 60 d B,Fn≤ 5 d B,VSWR1≤ 2 .5 ,VSWR2≤ 2 .5。     

一种4GHz、23dB CMOS宽带限幅放大器的设计与实现

该文主要介绍了关于宽带限幅放大器在0.18μm CMOS工艺下的设计与实现,该宽带限幅放大器在第二次流片中采用了反比例级联结构、有源电感负载以及添加输出缓冲级技术来保证展宽带宽以及保证整个放大器的稳定性.最后所得测试结果为23dB增益,4GHz 3dB带宽.     

一种1.5GHz0.25μmCMOS低噪声放大器设计

提出并设计了一种应用于GPS接收机中的1.5 GHz低噪声放大器,该放大器采用TSMC 0.25μm RF CMOS工艺制作.与传统的共源共栅结构相比,该电路引入了级间耦合电容,使整个电路的功率增益、噪声系数等关键性能指标得到改善.该放大器的正向功率增益为21.8 dB,NF为0.96 dB,IIP3为-11 dBm,功耗为20 mW,且输入输出阻抗匹配良好,满足GPS接收机射频前端对低噪声放大器的要求.     

1OGb/s SiGe光接收机限幅放大器

给出了一个利用IBM 0.5μm SiGe BiCMOS工艺实现的10Gb/s限幅放大器.在标准的3.3V电源电压,功耗为133.77mW.在31dB的输入动态范围内,可以保持980mVpp恒定输出摆幅.     

小型化R波段限幅低噪声放大器设计

设计了一种小型化限幅低噪声放大器。采用Lange桥平衡结构,在实现低噪声的同时,得到较小的输入输出电压驻波比。采用集总参数和分布参数元件,实现了各级匹配。该小型化限幅低噪声放大器工作在R波段(2.1~2.5 GHz),噪声系数低于1 dB,输入输出驻波系数小于1.4,增益大于31 dB,带内增益波动只有±0.2 dB。通过SP2D开关实现两路输出,输出隔离度大于42 dB。