频率覆盖3.2～6.1 GHz的CMOS LC VCO

通过提高MIM电容的调整范围,实现了一个覆盖3.2～6.1 GHz的CMOS LC VCO.该VCO使用0.18μm射频CMOS工艺制作,芯片面积约为1260μm×670μm.当输出5.5GHz时,VCO内核消耗功率为17.5mW;在100kHz频偏处的相位噪声是～101.67dBc/Hz.     

适用于半速率CDR改进型VCO的设计与实现

在0.13μm数字CMOS工艺下设计实现了一种改进型的差分振荡器电路,该电路采用四级环形结构,其中心工作频率为1.25 GHz,版图面积为50μm×50μm,工作范围1.1～1.4 GHz,VCO的增益约为300 MHz/V,在1.2 V电源电压下、工作频率为1.25 GHz时的平均功耗约为10 mW.版图后模拟结果表明,该VCO输出的四相时钟信号间隔均匀,占空比接近50%,可适用于基于PLL的2.5 Gbps的半速率时钟数据恢复电路.     

用积累型MOS变容管实现的2.4GHz 0.25μm CMOS全集成压控振荡器

基于TSMC 0.25μm CMOS工艺,将一个普通MOS管改进为工作在积累区的MOS变容管,实现了一工作于2.4GHz的全集成压控振荡器(VCO).测试结果表明,采用积累型MOS变容管的VCO具有较大的调谐范围.在2.5V工作电压下,控制电压从0～2.2V,VCO的频率调节范围为2.210～2.484GHz,在2.4GHz时相位噪声为-105dBc/Hz@600kHz,输出功率为-7.55dBm,电流损耗为7mA.芯片面积约为0.35mm2.     

A 2.4 GHz high-linearity low-phase-noise CMOS LC-VCO based on capacitance compensation

A 2.4 GHz high-linearity low-phase-noise cross-coupled CMOS LC voltage-controlled oscillator(VCO) is implemented in standard 0.18-μm CMOS technology.An equalization structure for tuning sensitivity base on the three-stage distributed biased switched-varactor bank and the differential switched-capacitor bank is adopted to reduce the variations of the VCO gain,achieve high linearity,and optimize the phase-noise performance.Compared to the conventional VCO,the proposed VCO has more constant gain over the en...     

输入输出调谐的低相位噪声CMOS压控振荡器

设计了一个输入输出双调谐的CMOS压控振荡器(VCO),与传统的互补型交叉耦合对结构相比,该VCO谐振回路的有载品质因数得到提高,从而降低了相位噪声.采用CSM 0.25μm RF CMOS工艺设计,使用Cadence SpectreRF工具进行了仿真.仿真结果表明在2.5V的电源电压下,调谐范围为2.24～2.58GHz,达到了14.2%,相位噪声为-128dBc/Hz@1MHz,功耗为15mw.     

一种双带宽UHF主从耦合式LC VCO

为了满足无线通信系统应用需要,设计了一种主从耦合式LC压控振荡器(VCO).基于0.18 μm CMOS标准工艺,由一个5 GHz主VCO和两个起分频作用的从VCO组成,其中主VCO选用PMOS考毕兹差分振荡结构,在两个互补交叉耦合的从VCO的输出端之间设置有注入式NMOS器件以达到分频的目的.仿真及硬件电路实验结果表明,在1.8 V低电源电压下,5 GHz主VCO的调谐范围为4.68～5.76 GHz,2.5 GHz从VCO的调谐范围为2.32～2.84 GHz;在1 MHz的偏频下,5 GHz主VCO的相位噪声为118.2 dBc/Hz,2.5 GHz从VCO的相位噪声为124.4 dBc/Hz.另外,主从VCO的功耗分别为6.8 mW和7.9 mW,因此特别适用于低功耗、超高频短距离无线通信系统中.     

应用于UHF RFID阅读器中低相位噪声LC VCO设计

设计了一种应用于860～960 MHz UHF RFID阅读器低相位噪声的CMOS LC压控振荡器.电路经过一个SCL结构的1/2分频器输出四相正交信号.电路设计采用SMIC 0.18μm CMOS工艺库和Cadence SpectreRF仿真器.仿真结果表明:VCO在分频前,实现了调频范围为1620～2020MHz;在振荡频率为1.8GHz时,相位噪声为-127.5dBc/Hz@lMHz;VCO经过2分频电路后,实现了调频范围为810～1010MHz;在频率900MHz,其相位噪声-133.5dBc/Hz@1MHz.     

基于栅极电感反馈的CMOS差分Vacker VCO设计

提出了一种基于栅极电感反馈的Vacker压控振荡器(VCO),该结构能够改善电路的负阻抗,进而使得电路易于起振。对晶体管的负载效应和振幅稳定性的分析表明,该Vacker VCO相比较于Colpitts VCO,具有更好的振幅稳定性,进而改善了VCO的相位噪声。基于0.13-μm RF CMOS工艺,对该Vacker VCO进行了设计与芯片实现,测试结果表明：在消耗4.2 mW功耗的前提下,该VCO振荡频率为11 GHz～12.6 GHz,在11.8 GHz振荡频率处,相位噪声为-115.1 dBc/Hz@1 MHz,品质因数FOM指标达到-190.3 dBc/Hz。     

超宽频带VHF频段CMOS LC VCO

实现了一个宽频带VHF频段CMOS VCO.其最大的改进在于将振荡器中交叉耦合MOS管分为并联可开关的若干段.这样使其特性可以在较大范围内补偿VCO调频过程中状态的变化.该VCO使用标准0.18μmCMOS工艺制作,核心版图面积约为550μm×700μm.测试结果表明:该VCO频率覆盖范围为31～111MHz;功耗为0.3～6.9mW;在100kHz频偏处相位噪声约-110dBc/Hz.     

An Ultra Wideband VHF CMOS LC VCO

实现了一个宽频带VHF频段CMOS VCO.其最大的改进在于将振荡器中交叉耦合MOS管分为并联可开关的若干段.这样使其特性可以在较大范围内补偿VCO调频过程中状态的变化.该VCO使用标准0.18μmCMOS工艺制作,核心版图面积约为550μm×700μm.测试结果表明:该VCO频率覆盖范围为31～111MHz;功耗为0.3～6.9mW;在100kHz频偏处相位噪声约-110dBc/Hz.     

变压器反馈的超低功耗低相位噪声CMOSLC-VCO设计

设计了一种全集成交叉耦合变压器反馈的LC压控振荡器(LC-VCO),该VCO在电源电压低于阈值电压的情况下实现了超低功率消耗和低相位噪声.该超低功耗的VCO采用SMIC 0.18μm数模混合RF 1P6M CMOS工艺进行了流片验证.测试结果表明:电路在0.4V电源供电和工作频率为2.433GHz时,相位噪声为-125.3dBc/Hz(频偏1MHz),核心直流功耗仅为720μW.芯片的工作频率为2.28～2.48GHz,调谐范围为200MHz(8.7%),电路的优值为-193.7dB,信号的输出功率约为1dBm.该VCO完全可以满足IEEE 802.11b接收机的应用要求.     

1.8 V低相位噪声全集成LC压控振荡器的设计

介绍了一种全集成的LC压控振荡器(VCO)的设计。该电路的中心频率为3.8 GHz,电源电压为1.8 V,采用0.18μm CMOS工艺制作。测试结果表明,VCO的相位噪声在偏离中心频率1 MHz时达到-126 dBc/Hz,调谐范围达到9%,VCO核心电路功耗小于8 mW。     

一种中心频率可调的VCO电路设计

采用0.18μm CMOS工艺设计了一种用于高速锁相环系统的压控振荡器(VCO)电路,该电路的中心频率可根据需要进行调节.电路采用SMIC 0.18 μm工艺模型,使用Cadence的Spectre工具进行了仿真,仿真结果表明,该电路可工作在2.125～3.125 GHz范围内,在5 MHz频偏处的相位噪声为-105 dBc/Hz.     

A 4.8GHz CMOS Fully Integrated LC Balanced Oscillator with Symmetrical Noise Filter Technique and Large Tuning Range

This paper presents a fully integrated 4.8GHz VCO with an invention——symmetrical noise filter technique.This VCO,with relatively low phase noise and large tuning range of 716MHz,is fabricated with the 0.25μm SMIC CMOS process.The oscillator consumes 6mA from 2.5V supply.Another conventional VCO is also designed and simulated without symmetrical noise filter on the same process,which also consumes 6mA current and is with the same tuning.Simulation result describes that the first VCO’ phase noise is 6dBc/Hz better than the latter’s at the same offset frequency from 4.8GHz.Measured phase noise at 1MHz away from the carrier in this 4.8GHz VCO with symmetrical noise filter is －123.66dBc/Hz.This design is suitable for the usage in a phase-locked loop and other consumer electronics.It is amenable for future technologies and allows easy porting to different CMOS manufacturing process.     

一种LC全集成、具有对称噪声滤波及宽调节范围的4.8GHz CMOS平衡振荡器

将对称噪声滤波技术应用到4.8GHz LC全集成VCO设计中.该VCO具有很低的相位噪声以及716MHz的调节范围,在SMIC 0.25μm单层多晶、五层金属、n阱 RF CMOS工艺上实现,在2.5V电源电压下工作电流仅为6mA,与常规VCO比较,在相同条件下,噪声性能改善了6dBc/Hz.芯片测试结果表明,在偏离4.8GHz载波1MHz的地方相位噪声为-123.66dBc/Hz,该设计在锁相环及其他消费类电子产品中有广泛应用.     

一个2.4 GHz CMOS LC压控振荡器的设计

采用单层多晶6层金属(1P6M)的0.18μm标准CMOS工艺,设计了一个2.4 GHz电感电容压控振荡器(LC tank VCO)。该压控振荡器的电路结构选用互补交叉耦合型。测试结果表明,在VCO的输入参考频率为1 MHz,工作电压1.8 V时,工作电流为5.5 mA,频率调谐范围2.1~2.8 GHz。     

频率范围2.95-3.65GHz采用调谐曲线补偿的CMOS LC-VCO

本文提出了利用一种新型的谐振回路对调谐曲线进行补偿,频率范围为2.95~3.65GHz的CMOS LC-VCO. 该VCO采用AMOS可变电容,能实现其Q值和调谐范围的同时优化,通过线性化调谐曲线,减少了AM-PM噪声的转换。电路通过 0.18μm 1P6M CMOS工艺验证,面积仅为0.24mm2,整个VCO含输出缓冲在内的功耗为5.04mW,相位噪声在100KHz偏移处是-91dBc/Hz。     

Design and realization of an ultra-low-power low-phase-noise CMOS LC-VCO

A fully integrated cross-coupled LC tank voltage-controlled oscillator(LC-VCO) using transformer feedback is proposed to achieve a low phase noise and ultra-low-power design even at a supply below the threshold voltage. The ultra-low-power VCO is implemented in the mixed-signal and RF 1P6M 0.18-μm CMOS technology of SMIC. The measured phase noise is-125.3 dBc/Hz at an offset frequency of 1 MHz from a carrier of 2.433 GHz,while the VCO core circuit draws only 640μW from a 0.4-V supply.The designed VCO can...     

Design of 10 GHz eight-phase voltage controlled oscillator in 90 nm CMOS

A novel 10 GHz eight-phase voltage-controlled oscillator(VCO) architecture applied in clock and data recovery(CDR) circuit for 40 Gbit/s optical communications system is proposed.Compared with the traditional eight-phase oscillator,a new ring CL ladder filter structure with four inductors is proposed.The VCO is designed and fabricated in IBM 90nm complementary metal-oxide-semiconductor transistor(CMOS) technology.Measurement results show the tuning range is 9.2 GHz～11.0 GHz and the phase noise of-108.85 dBc/Hz at 1 MHz offset from the carrier frequency of 10 GHz.The chip area of VCO is 500 μm× 685 μm and the power dissipation is 17.4 mW with the 1.2 V supply voltage.     

11GHz CMOS环形压控振荡器设计

设计了一种全差分高速环形压控振荡器(VCO).该VCO有三级,每一级的增益是快慢通路增益的矢量叠加和,快慢通路的增益由底部电流源决定,差分控制电压通过镜像电流源控制快慢通路的各自电流,最终实现对振荡频率的调节.分析了VCO的工作原理及其相位噪声.电路采用TSMC公司0.18μm标准CMOS工艺制作.测试结果显示:芯片工作频率为10.88～11.72GHz,相位噪声为-101dBc/Hz@10MHz,输出信号抖动为3.8ps rms,在1.8V电源电压下的直流功耗约为75mW.该VCO可以应用于锁相环和频率合成器中.