基于FPGA的喷墨打印系统设计与实现

为了满足压电式喷头的时序控制需求,提出了一种基于FPGA的喷墨打印系统设计;通过RJ45网口通信来传输打印数据和相关参数指令,采用SDRAM缓存打印数据,485通信传输脉冲波形数据和相关指令,SPI通信实现喷头工作的全部时序。利用QuartusII开发工具,Verilog HDL语言编写逻辑控制和时序控制,实现了按需喷墨的打印系统。     

基于STM32的真彩色检测系统

本文介绍了以FPGA和ARM为硬件基础的真彩色检测系统。该方案针对在工业生产中,液晶显示设备的色彩显示质量难以检测的问题,旨在提出一种真彩色显示质量的检测方案,进而为工业化的测量提供了一个可量化的方法。系统中使用XILINX公司的XC3S200AN-5FTG256C作为FPGA的硬件来进行数据采集和累加平均计算,使用以ARM为核的STM32F103Z为微控制器来进行数据校正等工作。经试验表明,该系统运行稳定,测量准确度高。     

一种用于压电式喷墨打印头的梯形波脉冲信号源设计

压电式喷墨打印技术是当今印刷行业的重要技术,压电式喷墨打印喷头需要一个精确、稳定的脉冲信号作为驱动电源.介绍了基于FPGA的DDS原理的梯形波脉冲信号源的原理、结构以及各模块的设计方法和实现方案.采用基于FPGA的DDS原理产生的梯形波脉冲信号源,波形参数比较精确、输出信号比较稳定且输出频率范围较大.该设计可实现电压幅...     

一种二次三项式通用FPGA混沌产生器设计

提出了一种用FPGA技术实现混沌迭代序列的一种新方法,该方法适用于符合二次三项式牲征的混沌系统.根据离散化和数字化处理技术,对三维混沌系统作离散化处理,同时对实数进行处理,使离散化后的混沌系统和实数处理后的数据便于在FPGA中实现.利用VHDL硬件描述语言编程和FPGA技术产生三维混沌迭代序列.本文以chen系统为例,阐述这种方法的设计流程.基于芯片型号为EP2C35F672C6的FPGA开发平台,给出FPGA硬件实现的结果,并在显波器上显示产生的混沌吸引子.     

水下三维场景实时成像系统

针对目前水下三维声纳实时成像系统前端信号通道多、波束形成计算量大的问题,提出一种基于现场可编程门阵列（FPGA）的水下三维场景实时成像系统。采用FPGA阵列控制多路信号同步采样,优化波束形成算法对海量数据进行并行处理,同时利用嵌入式处理器PowerPC控制系统,最终由主控PC完成三维图像实时显示。实验结果表明,该系统能够在水下200m的范围内实现分辨率为2cm的三维成像,三维图像刷新率可达20帧／秒。     

两种改善真彩色图像过度分割现象的方法

根据真彩色图像象素在三维直方图内呈现聚类分布的特点,可利用基于直方图的分割技术得到目标图像。但是直方图阈值分割技术会产生丢失目标信息的过度分割（oversegmentation)现象,采用HSI彩色系统也会出现此种状况。本文分析了问题产生的原因,提出了两种解决方法 ,可大大改善对真彩色图像的分割效果。     

SOPC技术在计算全息中的应用

基于计算全息术的三维动态实时显示受到越来越多的关注, 而制约其发展的一大难题是其运算速度. 针对这一问题, 本文提出基于SOPC(System On Programmable Chips)技术的计算全息硬件加速系统, 使多片FPGA硬件进行分块并行运算. 为了实现这一目标, 每片FPGA运算单元必须独立具备数据传输与计算全息算法加速两种功能. 在已有计算全息算法加速模块的基础上, 搭载NIOS II软核并移植uC/OS II操作系统及LWIP以太网协议栈. NIOS II软核作为FPGA的主控, 控制计算全息算法加速模块及以太网口的数据传输, 实验结果证明该方法为实现计算全息三维动态实时显示提供了一种新的思路.     

图像采集对物体光强自适应的研究

三维物体表面形貌测量系统是通过数字正弦光栅移相原理来实现,当在测量时根据移相要求投射出正弦结构光,它及易受到外界光强的影响.本文通过在三维数据获得过程中外界自然光线对系统的影响,系统自适应光线强度,以致调节达到最佳测量光强环境.系统中应用嵌入式芯片FPGA为主控制器,通过控制图像采集芯片CMOS摄像头采集光强数据,利用VGA接口投射背景光强度来对比调节,测量环境的光强度通过一种PWM波控制高亮LED完成自适应的方法.     

一种基于FPGA和DSP的视频处理系统

该文介绍了一种基于现场可编程门阵列（FPGA）和数字信号处理器（DSP）的实时视频处理系统,此系统以FPGA为数据缓冲和逻辑控制单元,DSP为图像数据处理单元.该文介绍了此视频处理系统的整体结构,详细讨论了从色空间RGB到YCbCr的转换,并给出了转换前后的图像对照.同时也介绍了视频数据流的缓冲处理,以及DSP和FPGA轮流对双口RAM的控制,最后介绍了用DSP实现图像压缩的过程.通过此系统的实现可以看出,使用FPGA实现视频处理系统的控制,可以提高系统的性能,同时使得系统的适应性和灵活性强,设计调试方便.     

基于Intel~(TM)i860微处理器和Bt463的并行图形成象系统

本文设计了一种基于ＩｎｔｅｌＴＭｉ８６０微处理器及Ｂｔ４６３ＲＡＭＤＡＣ的小型并行计算机图形显示系统，实现了１０２４×１０２４分辨率，２４位真彩色的三维图形系统。     

基于MC8051内核的便携幅频特性测试仪设计

为满足实际工程应用的需要,研制了以嵌入式MC8051内核为核心技术的便携式幅频特性测试仪。系统以Xilinx公司生产的型号为XC3S400的FPGA芯片为硬件处理核心,以MC8051内核作为用户交互界面设计的控制核心。采用"正弦查找表IP核+D/A"的方式实现DDS技术并产生系统扫频信号,以异步FIFO作为FPGA与MC8051内核之间数据传输的缓存模块,同时采用TFT彩屏液晶进行显示界面设计。     

可进化芯片的FPGA接口设计与实现

针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化。     

基于ZYNQ的高清图像显示及检测系统设计

针对当前基于ARM和DSP的嵌入式图像处理系统前端采集速度慢和图像处理算法不易加速的缺点,设计了一种基于HDMI接口的全高清(分辨率1920×1080)实时视频采集与图像处理系统;采用500万像素级别CMOS摄像头作为前端数据源,主芯片内部采用ARM+FPGA的异构架构,兼备FPGA的并行处理能力与ARM处理器任务调度功能;基于AXI协议设计了自定义数据存储传输的IP核,实现了处理速度与带宽最大化;利用HLS工具将图像预处理算法快速打包生成IP核,在FPGA中实现图像算法的硬件加速,完成图像处理系统平台原型机的设计;与传统的PC机和相机的机器视觉平台相比,该系统运行平均耗时在10 ms以内,实时检测效果令人满意,有效解决了低功耗与高数据带宽和处理速度之间的矛盾,为后端结果分析和边缘加速提供了良好支持。     

基于SoPC的捷联系统硬件平台的设计

为了提高激光陀螺捷联系统的硬件平台集成度并减小其功耗,满足微小型导航系统的要求,在基于Xilinx的Virtex-4 FPGA芯片上,通过SoPC方法设计新一代硬件平台。该硬件平台使用FPGA内嵌的PowerPC405硬核处理器作为功能控制与运算中心,并在FPGA逻辑中设计功能全面的IP核来实现数据采集、数字滤波、串口通信和部分导航解算。从而在保证较高的运算速度和精度的同时,达到了预期的效果。     

SOPC中NiosⅡ的LCD显示驱动IP设计

针对SOPC Builder系统没有提供128064液晶模块驱动的问题,以CBG128064液晶模块为例,采用有限状态机,用Verilog HDL语言设计了显示驱动IP核,并构建了基于NiosⅡ嵌入式处理器的片上系统。通过把显示驱动IP核下载到Cyclone系列FPGA上,验证了该设计的可行性。     

基于Cortex-M3的汉盲翻译SoC设计

汉盲翻译是一种将中文文本自动翻译为对应的盲文数据的过程. 在嵌入式环境下, 汉盲翻译的速度较慢, 难以达到复杂环境下的实时性需求. 为此设计出专用的汉盲翻译IP核, 通过实现逆向最大匹配分词算法、汉盲转换, 最终得到准确的盲文数据. 为了验证设计的合理性, 以Cortex-M3为微处理器构建SoC, 搭载串口、LCD驱动和汉盲翻译IP核, 并使用FPGA实验平台进行功能验证和性能测试. 测试结果表明, 该SoC可准确进行汉盲翻译, 翻译速度达5 079.37 B/s.     

基于NiosⅡ处理器的通用AD IP核的设计与实现

提出了一种采用基于NiosⅡ处理器的通用AD IP核来实现嵌入式数据采集系统的新方案。它能将市面上任意一款AD芯片制作成IP核并集成到NiosⅡ系统中使用,且整个IP核的控制与运算逻辑由一片FPGA芯片来完成。     

实时工业以太网无线通信节点的设计与实现

实时控制网络是新型网络化、智能化工业装备的重要支撑技术。在研究POWERLINK实时工业以太网协议的基础上,以FPGA为核心,设计和实现了一个实时无线通信嵌入式硬件节点。其中,以FPGA作为实时网络协议栈处理单元,采用并行接口与主控单元实现高速数据交互,并基于典型射频模块实现无线数据传输接口,可支持高速无线数据传输。通过所集成POWERLINK IP核的实时链路层管理机制,实现了工业网络中多节点间数据的无线实时传输。     

弹性体工件在线检测系统中视频预处理IP核设计

为了能够实时地检测弹性体工件的缺陷和尺寸,设计并实现了一种基于处理器局部总线(PLB)的视频预处理IP核。对IP核所采用的结构、卷积运算的硬件实现进行研究。用System Generator工具设计LOG滤波器,最终在现场可编程门阵列(FPGA)上实现边缘检测算法。实验结果表明:与传统用软件实现边缘检测算法的方法相比,用IP核实现时间大幅减少,仅为40ms,满足弹性体工件在线检测系统中实时预处理视频的要求。     

RF905无线通信IP软核的优化设计

利用DMA数据传输方式的特点,设计了一种基于DMA方式的RF905无线通信IP软核。该IP软核基于AVALON总线,其控制和运算逻辑由一片FPGA芯片完成,适合应用于NIOSII嵌入式系统。测试与验证表明,该IP软核在传输数据时大大降低了CPU的占用时间,提高了嵌入式系统的性能并且占用较少资源,与一般的IP硬核相比,速度快,成本低,灵活性好,可移植性强,从而更能满足短距离无线通信的要求。该IP软核已应用于某无线电力参数监测系统中。