一种低功耗CMOS晶振电路的设计

本文提出一种低功耗晶振电路,电路采用一种P管和N管的栅端串联电容的反相器,这种反相器的启动电压低于P管和N管的阈值之和,整体电路消耗的电流大概为传统电路的1/5。此晶振电路基于MXIC 0.5μm仿真模型验证实现,整体电路消耗的功耗电流小于750nA。     

一种低功耗低噪声相关双取样电路的研究

为了尽量在前级消除CMOS图像传感器读出电路中的主要噪声源，本文提出一种低功耗低噪声的相关双取样电路，开关晶体管采用PMOS晶体管代替传统的NMOS晶体管，避免了NMOS管的阈值损失，有效地降低功耗而不减小信号摆幅，降低了1/f噪声。与传统CDS电路相比较，所提出的CDS电路的输出采用对称列选通开关和源跟随晶体管，减少了两个电流源晶体管和一个偏置电源，有效地降低了功耗：同时，现有工艺能制造出性能匹配很好的对称晶体管，有效地消除器件本身由于阈值偏差带来的固定平面噪声。模拟结果表明，在电源电压为3．3V的情况下，像素单元响应动态范围(输出幅值接近电源电压)较宽，像素单元及CDS正常工作时消耗的能量是1．73μW。     

基础电子电路及维修知识讲座（二）

六、晶体管基础知识晶体管有很多用处,其中最重要的就是用作放大器。晶体管通过控制集电极直流源的电压获得放大的电压幅度、电流和功率。晶体管由连在一起的两个pn结的三个半导体单元所构成。相对另外两个电极(发射极和集电极)而言,基极是公用的。晶体管用作放大器,需要两个直流源,分别供给发射结作正向偏置和集电结作反向偏置(当然实际电路中可由一个电源供给)。集电极电流(流经集电极——发射极两端子间的电流)由很小的基极电流     

一种新型电压倍增电路的设计

为了消除传统电压倍增电路中NMOS管的体效应、电荷回流等问题,提出了一种新型电压倍增电路。采用两相非交叠时钟,通过反相器对PMOS传输管栅极进行动态偏置,消除了NMOS管传输高电压时的阈值损失。采用动态衬底偏置方法,保证内部PN结的反偏,消除了体效应和电荷回流。基于Nor Flash 65 nm工艺进行电路设计,并进行Hspice仿真。结果表明,该电路有效消除了阈值损失和体效应,克服了电荷回流现象,提高了输出电压和工作效率。     

无偏置源的多谐振荡器

普通等待式的多谐振荡器,为保持其中一个晶体管截止,要求有偏置电压(图a).在晶体管BG_1的基极接一个二极管D_1,可不用偏置源(图b).当电路处于静态时,供给BG_1基极电流唯一的电压是导通管BG_2的集电极-发射极饱和电压.这电压为激起通过BG_1的基极的电流是太小了,因BG_1的基极-发射极     

一种用于LDO的低功耗带隙基准电压源

设计了一种应用于低压差线性稳压器(LDO)的低功耗带隙基准电压源电路。一方面,通过将电路中运放的输入对管偏置在亚阈值区,大大降低了运放的功耗;另一方面,采用零功耗的启动电路,进一步降低了整体电路的功耗。该基准电压源采用旺宏0.35μm CMOS工艺流片,经测试,基准输出电压的温度系数为33 ppm/℃,总电流消耗仅为12μA。     

一种新型的用于开关电源的高压启动电路

文章提出了一种给集成开关电源提供初始电压的高压启动电路。一个增强型的VDMOS晶体管被用来提供启动电流和承受高压。VDMOS的栅被一个浮空P岛偏置。启动电路用了一个具有高的源对地击穿电压的NMOS来获得大的偏置电压范围。仿真结果表明高压启动电路能够按照设计正常的启动和重启动。本文提出的结构比起其它方案来更节能,成本更低。     

一种高效率的适合于低功耗应用的电荷泵电路

设计实现了一种高效率的电荷泵电路。利用电容和晶体管对电荷传输开关进行偏置来消除开关管阈值电压的影响。同时,通过对开关管的的衬底进行动态的偏置使得在电荷传输期间当开关管打开时其阈值电压较低,在开关管关断时其阈值电压较高。该电荷泵电路的效率得到了提高。基于0.18μm,3.3V标准CMOS工艺实现了该电路。在每级电容为0.5pF,时钟频率为780KHz,电源电压为2V的情况下,测得的8级电荷泵的输出电压为9.8V。电荷泵电路和时钟驱动电路从电源处总共消耗了2.9μA的电流。该电荷泵电路适合于低功耗的应用。     

浅谈半导体收音机(二)

三、半导体接收机中有关计算简介 这里需要说明一下的是,本文所述的计算方法是本着入门着手的。故,以保证使电路能正常工作的、最原则的方面入手加以叙述,供初学者参考。 1.晶体管偏置电路的计算简法: 为了使晶体管进入正常的工作状态,就要供给晶体管各级所必须的电流与电压。通常,称这种方法为晶体管的偏置法。 晶体管的偏置方法,不论采用何种形式,总离不开这么两个问题,即电流关系与电压关系。下边,准备就两种最常见的偏置方法加以介绍。     

一种基于动态阈值NMOS的1.2 V CMOS模拟乘法器

分析了以动态阈值NMOS晶体管作为输入信号的输入晶体管,利用4个动态阈值NMOS和2个有源电阻设计和实现的一种1.2 V低功耗CMOS模拟乘法器电路。该电路具有节省输入晶体管数目、偏置晶体管和偏置电路,以及性能指标优良的特点。其主要参数指标达到:一、三次谐波差值40 dB,输出信号频带宽度375 MHz,平均电源电流约30 μA,动态功耗约36 μW。可直接应用于低功耗通信集成电路设计。     

一种基于新的偏置电路的低电压带隙基准电压源设计

通过设计带隙基准电压源中共源共栅电流镜的偏置电路以实现低电源电压工作。该偏置电路原理是利用一个始终工作在线性区的MOS管来使共源共栅电流镜的两个级联管均工作在饱和区边缘提高输出电压摆幅,从而降低电源电压。电路基于Chartered0.25μmN阱CMOS工艺实现,Hspice仿真结果与分析计算结果相符。基于这种偏置电路所设计的带隙基准电压源最低工作电压仅为2V,温度系数为12×10-5/℃,电源抑制在频率为1～10kHz时为-98dB,1MHz～1GHz时为-40dB。     

CMOS亚阈偏置恒流源的分析与设计

由于IC芯片设计普遍采用全局偏置技术,偏置电路的稳定性对整个电路的性能有较大影响。文中利用MOS管工作在亚阈值区的偏置判断条件,分析了一种基于VT的工作在亚阈值区的偏置电流源,能够满足提供较小工作电流、低功耗的要求,同时对电源变化敏感度极低,在电源电压0.7 V~5 V变化时输出电流仅变化不到0.9%。整个电路采用CSMC 0.6μm双层多晶硅双层金属标准工艺实现,采用Cadence Spectre进行模拟仿真,仿真结果证明了该电流源具有低功耗和高电源抑制比特性。     

一种低功耗的增益自举型C类反相器及其应用

提出了一种创新的增益自举型C类反相器。这种C类反相器的两输入管大部分时间工作在亚阈值区,使其能够代替传统的运算放大器来实现低功耗。采用增益自举技术显著提高了C类反相器的直流增益,采用片上体偏置技术减小了制造工艺和电源电压对C类反相器的不利影响。同时在SMIC0.13μm CMOS工艺下实现了基于这种C类反相器的开关电容积分器和音频ΣΔ调制器芯片。     

DSOI总剂量效应模型及背偏调控模型

总剂量辐射效应会导致绝缘体上硅金属氧化物半导体场效应晶体管(DSOI MOSFET)器件的阈值电压漂移、泄漏电流增大等退化特性。由于背栅端口的存在,SOI器件存在新的总剂量效应加固途径,对于全耗尽SOI器件,利用正背栅耦合效应,可通过施加背栅偏置电压补偿辐照导致的器件参数退化。本文研究了总剂量辐照对双埋氧层绝缘体上硅金属氧化物半导体场效应晶体管(DSOI MOSFET)总剂量损伤规律及背栅偏置调控规律,分析了辐射导致晶体管电参数退化机理,建立了DSOI晶体管总剂量效应模拟电路仿真器(SPICE)模型。模型仿真晶体管阈值电压与实测结果≤6 mV,同时根据总剂量效应模型给出了相应的背栅偏置补偿模型,通过晶体管背偏调控总剂量效应SPICE模型仿真输出的补偿电压与试验测试结果对比,N型金属氧化物半导体场效应晶体管(NMOSFET)的背偏调控模型误差为9.65%,P型金属氧化物半导体场效应晶体管(PMOSFET)为5.24%,该模型可以准确反映DSOI器件辐照前后阈值特性变化,为器件的背栅加固提供参考依据。     

一种容忍老化的多米诺门

负偏置温度不稳定性引起的晶体管老化已经成为影响集成电路可靠性的重要因素。高扇入多米诺或门是高性能集成电路中常用的动态电路,而负偏置温度不稳定性降低了多米诺或门的噪声容限并增大了其传输时延。本文提出了保持器和反相器均带有补偿晶体管的多米诺或门结构,通过开启补偿电路,使电路在老化以后仍然能够保持其抗干扰能力和传输延时,有效的延长了多米诺电路的使用寿命。     

文章编号:1007-0249(2012)05-0091-07

负偏置温度不稳定性引起的晶体管老化已经成为影响集成电路可靠性的重要因素.高扇入多米诺或门是高性能集成电路中常用的动态电路,而负偏置温度不稳定性降低了多米诺或门的噪声容限并增大了其传输时延.本文提出了保持器和反相器均带有补偿晶体管的多米诺或门结构,通过开启补偿电路,使电路在老化以后仍然能够保持其抗干扰能力和传输延时,有效的延长了多米诺电路的使用寿命.     

采用双阈值配置的抗老化N型多米诺或门

N型多米诺或门是高性能集成电路常用的动态单元,负偏置温度不稳定性(NBTI)引起的PMOS管老化问题已成为降低多米诺或门电路可靠性的主要因素之一。仿真分析表明,N型多米诺或门中各种PMOS管受NBTI的影响有明显差别。针对这种差异,提出一种双阈值配置的抗老化多米诺或门。对电路老化起关键作用的保持PMOS管和反相器PMOS管采用低阈值电压设计。仿真结果表明,在保证噪声容限和功耗的条件下,该双阈值配置PMOS管的多米诺或门在10年NBTI老化后仍有0.397%的时序余量。     

CMOS电路IDDQ测试电路设计

针对CMOS集成电路的故障检测,提出了一种简单的IDDQ静态电流测试方法,并对测试电路进行了设计。所设计的IDDQ电流测试电路对CMOS被测电路进行检测,通过观察测试电路输出的高低电平可知被测电路是否存在物理缺陷。测试电路的核心是电流差分放大电路,其输出一个与被测电路IDDQ电流成正比的输出。测试电路串联在被测电路与地之间,以检测异常的IDDQ电流。测试电路仅用了7个管子和1个反相器,占用面积小,用PSpice进行了晶体管级模拟,实验结果表明了测试电路的有效性。     

具有精确恒定跨导偏置电路的Gm-C滤波器

改进了一种精确恒定跨导偏置电路,通过对电流和晶体管尺寸的设计使主电路跨导恒等于外接高精度电阻跨导,与传统结构相比具有更高的精度.将该偏置电路应用于无线传感网芯片中9阶Gm-C椭圆低通滤波器的设计,使该滤波器省去了片上调谐电路的设计,在降低功耗的同时提高了精度,节省了面积.设计基于SMIC 0.18μm 1.8 V 1P6M CMOS工艺,芯片面积仅为0.9 mm×0.22 mm,测试结果表明,该滤波器的截止频率与设计值相差在1%以内,输入噪声电压小于25 nV/√Hz,消耗电流仅为0.9 mA,满足无线传感网节,点芯片的要求.     

一种高精度快速响应欠压锁定电路设计

针对传统欠压锁定(UVLO)电路结构复杂和响应速度慢的问题,设计了一种高精度的快速响应欠压锁定电路.该电路整体均由CMOS管组成,结构简单且易于实现.采用电流模控制技术,随电源电压呈二次方曲线变化的自偏置电流控制阈值电压的产生,有效提高了电路的响应速度.该欠压锁定电路基于0.18μm BCD工艺设计,并利用HSPICE进行仿真验证,当电源电压在0～5V区间变化时,输出电压翻转的上阈值门限为3.91 V,相应下阈值门限为3.82V,迟滞量为90 mV,温度在-40～125℃范围变化时,阈值门限电压容差仅为0.9μV,可实现输出电压的高精度转换,电路面积仅为15 μm×48μm.