数字电视广播DVB-T系统中RS解码器的设计与实现

该文介绍了欧洲地面数字视频广播标准DVB-T无线基带接收机中的Reed-Solomon解码器的算法及芯片实现。从解码器的硬件架构到RTL实现,再到后端的版图设计与验证,该文对整个芯片的设计流程进行了系统的研究。     

基于FPGA的卷积码Viterbi编码/译码器的设计与实现

该文设计了一种采用(2,1,2)卷积码的VB编码/解码器,并在Xilinx公司SpartanⅡ-XC2S200 FPGA芯片上实现。所设计的VB编码/解码器具有前向纠错能力强、编解码速度快、占用系统资源少等特点。综合后仿真结果显示,该VB编码/解码器的性能较理想,达到了预期的设计目标。     

HDTV中面积优化的RS解码器VLSI实现

提出了一种面积优化的Reed-Solomon(RS)解码器实现方法,其运用折叠结构来实现解码过程矢量运算的求解电路。该方法提高了解码器主要运算部件的复用率,缩减了其电路规模。基于TSMC 0.25标准单元库的实现结果显示该文设计的解码器电路规模为约27 000门,与同类设计相比规模最大可缩减39%,该设计已集成在一款符合DVB-C标准的HDTV信道解调芯片中并已通过实场测试。     

基于FPGA的视频解码芯片验证平台设计

随着视频编解码算法复杂度的增加,视频处理器设计的难度和成本也大幅度增加.针对视频解码器芯片的仿真和验证要求,文章提出了视频解码芯片的验证框架.基于VirtexE系列的FPGA芯片设计实现了视频解码器的验证平台.并对视频解码器的FPGA的验证问题进行了分析.     

基于ARM和Qt的嵌入式流媒体播放器的设计

该文所设计的嵌入式流媒体播放器是以Freescale公司的MC9328MX21芯片为核心处理器,选择源代码开发的嵌入式Linux作为操作系统,采用Xvid最新版为解码器,使用Qt开发库设计图形用户界面。此播放器采用了实时流式传输技术,能实现流媒体的播放、暂停、停止等功能,并能远程控制流媒体服务器。     

按字节操作的DVD检错码解码器的实现

介绍用于DVD播放机的检错码(EDC)的解码器结构，EDC直觉上可以用基于比特的操作解码，但由于在DVD解码芯片中对数据的操作都是基于字节的，故需要变换到基于字节的操作。本文推导了基于字节操作的DVD EDC解码器的反馈公式，设计采用了一个结构清晰的反馈移位寄存器实现DVD EDC的解码器，并分别用Verilog实现了DVD EDC的解码。     

一种SoC架构的AVS硬件解码器设计方案

根据AVS音视频解码标准提出的算法设计了一种SoC架构的AVS解码芯片设计方案。该方案能够有效的减小纯硬件实现AVS硬件解码器的复杂度。采用软硬件协同设计的思想,降低解码器设计的难度,同时提高解码的灵活性。     

一种SoC架构的AVS硬件解码器设计方案

根据AVS音视频解码标准提出的算法设计了一种SoC架构的AVS解码芯片设计方案。该方案能够有效的减小纯硬件实现AVS硬件解码器的复杂度。采用软硬件协同设计的思想,降低解码器设计的难度,同时提高解码的灵活性。     

来电解码器及其在客户关系管理中的应用

介绍了一种基于单片机AT89C2051和FSK解码芯片HT9032C实现的来电解码器,说明了设计的原理和解码器的结构.该解码器可应用于客户关系管理系统中,将以FSK方式传送的电话主叫信息通过串行口传入计算机,结合数据库的查询功能,在接听客户来电前实现对客户的识别和详细信息的显示.     

一种基于SoC平台设计的AVS解码器软硬件分区结构

视频解码芯片的结构因硬件强大的处理能力和软件灵活的可编程功能从硬件转向软硬件分区结构。该文针对AVS标准的算法和解码实现复杂程度,根据软硬件协同设计思想提出了一种结构划分合理的AVS高清视频解码器软硬件分区结构。根据AVS算法的特点该结构将宏块层以上部分的元素解析划归到软件解码中,将宏块层解码划为硬件处理。经验证,该结构设计可实现AVS高清码流解码,并在C语言编写的硬件平台仿真程序中得以实现。     

基于TMS320C6000 DSP的视频解码器设计及其硬件实现方案

一种基于TMS320C6000DSP芯片的视频解码器的设计。该解码器能脱离计算机而独立运行,且能高效实时地实现视频解码功能。因系统需要软件和硬件协同工作,故硬件实现分两步进行,以确保软件的可靠性。     

基于时域算法面积优化的RS解码器VLSI设计

在分析RS解码算法的基础上,使用便于VLSI实现和流水线设计的矢量运算对该算法进行了全新的剖析和推演,并依据所采用矢量法则的运算特征提出一种面积优化的RS解码器体系结构.通过流水线、部件复用、折叠以及共享电路等设计,该体系结构大大提高了解码器主要运算部件的复用率,降低了电路复杂度,删减了冗余电路,缩减了电路规模.基于该体系结构设计的RS(204,188)解码器规模约为27,000门,与同类设计相比电路规模可降低39%,其已集成到一款HDTV信道调制解调芯片中并在实际中得到应用.     

声音空间化技术在扬声器阵列上的应用

Ambsonic是声音空间化技术的一种,用来实现声音的高保真和精确定位回放。该文讨论了整个Ambsonic第一等级系统的编码器和解码器的设计,并且通过研究心理声学和两耳效应,对应用在规则扬声器阵列上的解码器的优化设计进行了描述。     

声音空间化技术在扬声器阵列上的应用

Ambsonic是声音空间化技术的一种,用来实现声音的高保真和精确定位回放。该文讨论了整个Ambsonic第一等级系统的编码器和解码器的设计,并且通过研究心理声学和两耳效应,对应用在规则扬声器阵列上的解码器的优化设计进行了描述。     

基于TMS320DM642的视频解码系统优化

介绍了TMS320DM642数字媒体处理器,并结合该芯片的结构特点,设计实现了MPEG-4视频多路实时解码器。论述了基于DM642媒体处理器的MPEG-4视频多路实时解码器软件系统级优化策略和代码级优化关键技术。测试结果表明,本文提出的优化策略和技术使解码系统在DM642媒体处理器上实现了高质量的多路实时应用。     

PVR技术应用于SDTV机顶盒的研究与实现

介绍了具有数字录像机系统的有线传输的标准清晰度电视机顶盒。以STi5518信源解码器芯片为核心器件,利用芯片提供的ATAPI接口实现了机顶盒与硬盘的无缝连接;通过设计机顶盒软件系统实现了具有录像、时移播放等特技功能的个人数字视频录像机系统(PVR)。从硬件结构、软件设计等几个方面详细介绍了本机顶盒中PVR系统的设计与实现。     

H.264的FPGA解码器中去块效应滤波器设计

介绍了H．264的FPGA解码芯片系统中去块效应滤波系统模块的设计结构,分析了该系统设计原理。介绍了详细的FPGA去块效应模块实现方案,使得整个系统能够满足解码器实时显示的要求。     

高清晰度电视视频解码器的研制

介绍高清晰度电视视频解码器。本视频解码器可以对输入码率在６０Ｍｂ／ｓ以下的ＭＰＥＧ－２视频ＰＥＳ包进行实时解码。采用四片商用ＭＰＥＧ－２ＭＰ＠ＭＬ视频解码芯片作为主芯片，并行处理，从而缩短了开发周期，降低了开发费用并且获得较好的性能。详细讨论了该高清晰度电视视频解码器的硬件结构和实现方法。     

解码芯片带MPEG-2

松下电器公司美国实验室及三菱电器公司北美数字电视研究室共同开发了一新型数字电视视频解码器芯片。该芯片是数字电视顶置盒解码器的关键部件,拥有HDTV芯片集的处理功能。由Mitsubishi Electric及Lucent Technologies开发的HDTV芯片集具有两个ASIC视频解码器及一个显示处理器。松下的视频解码器芯片的性能更胜一畴,不但具有下载转换(down-conversion)功能,而且还可以将ATSC视频格式转换成480i及480p模式。     

一个基于JAVA的堆栈式自然语言翻译解码器

解码是统计学自然语言翻译系统的重要一步,解码器的任务是用从训练文本中学习到的语言/翻译模型的信息来确定源句子最可能的翻译句子,解码器的输入是翻译模型和语言模型,以及源语言句子,输出源语言句子最可能的对应目标句子/翻译。由于可能的目标句子很多,通常解码算法只能搜索一小部分可能的目标语言句子。该文介绍了一种基于堆栈算法的,用Java实现的解码器。Java平台提供了方便的跨平台的应用,高度安全、开放、健壮。解码器的实现重点在于解码算法和参数的选择。