基于SystemC的可配置多通道DMA控制器的设计与实现

随着集成电路技术的快速发展。处理器的速度越来越快，存储器的性能越来越好，单芯片上集成的功能部件越来越多．但是处理器跟存储器之间以及存储器跟外设之间的瓶颈却越来越严重。直接存储器存取（Direct Memory Access，DMA）方式是大多数处理器中普遍采用的提高数据传输速率的方法之一。在分析了多种高性能处理器中DMA控制器工作原理的基础上．采用系统级设计语言SystemC，设计并实现了一个多功能的可配置多通道DMA控制器。     

基于PXI的高速数字化仪模块

设计了一种基于PXI接口、双通道12位、采样速率250 Msps的高速数字化仪模块,给出该系统的工作原理、设计思想和实现方案,系统采用双通道A/D转换器进行采样,使用高性能FPGA器件进行通道控制、数据处理和接口设计,具有功能强大的前端调理电路,可以选择匹配阻抗和耦合方式、具有增益自动调整功能,满足大范围信号的测量要求.从硬件和软件两个方面对高速数据采集、传输和存储的关键问题进行了深入探讨.该数字化仪模块可方便的与其他PXI仪器组成测试系统,实现对信号的高速采样和长时间记录.     

激光数字化仪的光学系统设计

本文根据光点扫描测量技术,提出一种新型的激光数字化光学探头,它是利用小型半导体激光器和高分辨率光电探测器件CCD设计而成的。它可对自由模具表面进行快速的、非接触的、精密的测量,提取三维NC(numerical control)数据。其光学系统设计使用了针对特殊光路编写的光学CAD软件。     

基于Crossbar的多通道DMA控制器设计与实现

本文给出了一种基于Crossbar的多通道DMA控制器的设计方案,它能有效地提高DMA数据传输的效率和减少系统CPU的中断次数,保证多核SOC系统的任务执行效率及传输接口的通信实时性。经FPGA验证表明,所设计的多通道DMA控制器比传统的DMA有更好的效能及性价比。     

一种新型传感数字化仪的设计

介绍一种用于图形输入的新型传感式数字化仪，给出了系统结构、定标原理、误差分析。     

一种支持全双工数据传输的多通道DMA控制器设计

针对DMA数据传输中读写操作互斥及互锁问题,本文提出了一种基于AHB总线的流水化DMA控制器设计方案.通过内嵌两个AHB主机和数据缓冲区,实现了数据读写操作并行;通过多通道设计,避免了读写访问不能同时结束时的额外传输等待时间,使读写操作更独立.该设计与现有的DMA控制器相比,缩短了数据传输延迟,提高了数据传输效率,实现了全双工流水传输.     

一款多通道双模导航信道模块的设计

介绍了一款多通道的北斗/GLONASS双模导航信道模块的设计和研制。模块有4个接收下变频通道,可同时接收北斗和GLONASS信号,通过滤波、变频、放大,输出带有限幅功能的中频信号,高隔离度地分离出2种共8路不同模式的导航信号。此外还有2个上变频通道,把2个中频信号上变频到北斗和GLONASS频率,混合输出。该模块的通道隔离度达70 d B以上,在输出功率-5 d Bm时,三阶交调达到-60 d Bc,具有良好的线性指标。     

一种基于PCIE总线的多通道DMA传输系统设计

针对基于PCIE总线的DMA传输在雷达系统中的应用,提出了一种多通道DMA传输系统。系统基于PCIE总线实现国产FPGA芯片与CPU芯片之间的互联,采用FPGA主动发起和结束DMA传输过程的方法,实现了多个虚拟DMA通道并支持不定长DMA包传输。同时,该方法将DMA包与雷达数据帧关联起来,更适合雷达系统中数据的流水传输与处理,有效减少了数据传输过程中CPU的参与,使得CPU性能更多地释放于雷达信息处理中。     

高速AXle数字化仪

8通道12位的高速M9703A数字化仪符合AXIe开放标准，专为应用物理学的大规模应用而设计。     

LXI总线数字化仪模块设计

介绍了一种基于LXI总线数字化仪模块的总体设计方案。该数字化仪模块以FPGA和DSP作为采集控制和信号处理核心单元,兼容两种标准频率中频信号的采集与数据处理,采用基于IEEE1588精密时钟协议提供的时间基准进行精确定时触发。软件系统在WindowsNT平台上实现,开发了基于Lab Windows/CVI的虚拟仪器软面板,保证了模块运行的稳定性和人机界面的友好。本数字化仪模块的特点在于该模块在高性能FPGA的控制下实现两种中频信号采集,最高采样频率可达130MHz,可靠性、稳定性好,具有较好的实用价值。     

多通道A/D转换控制模块的设计与实现

提出了利用MC143150 Neuron芯片和Burr-Brown公司生产的12位串行模数转换器ADS7844实现多通道A/D转换控制模块的设计与实现方法。介绍了MC143150 Neuron芯片和12位串行模数转换器ADS7844的硬件结构与工作原理,以及运用Neuron C语言开发多通道A/D转换控制模块,对数据转...     

多通道数字可调光衰减器模块的设计与实现

设计了一种基于电控可调光衰减器(EVOA)的多通道数字可调光衰减器模块,该模块集成多达32通道的光衰减器,可根据需要灵活进行配置,并采用了通用的I2C通信接口,非常方便和简单地应用于系统设备中.该模块克服了EVOA电压衰减非线性的缺点,衰减精度高,而且保留了EVOA的光学特性.     

Implementation of a Multirate Speech Digitizer

In this paper, implementation of a compact and efficient multirate speech digitizer with variable transmission rates of 2.4, 4.8, 9.6, and 14.96 kbits/s is presented. The multirate algorithm has been made based on the residual-excited linear prediction (RELP) vocoder with a transmission rate of 9.6 kbits/s. The residual encoder employed in the RELP vocoder uses hybrid companding delta modulation (HCDM). This HCDM is also used as a 14.96 kbit/s coder. If the residual in the RELP system is down-sampled before encoding, a 4.8 kbit/s coder can be realized. If the residual encoder is not used, a 2.4 kbit/s linear predictive coder (LPC) can be realized by incorporating a pitch extractor. In the 4.8 and 9.6 kbit/s coders the pitch-implanted residual excitation method has been used to generate the excitation signal to the synthesis filter. The multirate speech digitizer algorithm has been implemented using 2900 series bit-slice microprocessors. The external memory is composed of 2K RAM's and 2K ROM's. The system design is a two-bus structure with a 204 ns cycle time. With efficient hardware and software design, the multirate speech digitizer requires almost the same hardware complexity as compared with the conventional 2.4 kblt/s LPC vocoder.     

一种Ka 波段多通道收发组件设计

基于混合微波集成电路技术(Hybrid Microwave Integrated Circuit, HMIC)设计了一款Ka 波段多通道 收发组件。该收发组件由四路接收链路、两路发射链路、衰减控制模块、锁相介质振荡器(Phase-locked Dielectric Resonator Oscillator, PLDRO)和电源模块组成。测试表明,该组件发射功率可达36 dBm,接收增益最大可达70 dB,接 收链路可以实现0~62 dB 的增益调控,发射链路可以实现0~31 dB 的增益调控,通道间隔离度可以达到80 dBc,实 现了大功率、高增益、大动态增益范围的技术要求,具有较高的工程应用价值。     

DTMB多通道调制器的设计与实现

在地面数字电视基站建设中,为了满足覆盖区域多套标清和高清节目的传播要求,常常需要配置多台数字电视激励器.为了简化基站设施建设,提高硬件复用,提出了一种多通道数字电视调制器解决方案,实现仅用一台激励器即可完成基站建设.以五通道DTMB调制器为例完成了在FPGA芯片上的实现.经过实际测试满足设计要求,具有较大的实用价值.     

一种宽带Ka频段上变频模块的设计与实现

为了满足系统对工作频段宽带化的需求,设计了一种宽带Ka频段上变频模块,其功能是将C频段信号(2.0～4.0 GHz)上变频到Ka频段信号(25.0～27.0 GHz,29.0～31.0 GHz)。通过合理的链路频率配置和电平分配,减小了混频非线性导致的组合频率干扰,输出杂散降低到-60 d Bc。运用MMIC-1对本振输出信号进行二次、三次倍频。根据倍数次数不同,运用2组滤波器进行分段滤波来消除谐波杂散。测试结果表明,输出信号在100 k Hz处的相位噪声指标优于-100 d Bc/Hz。     

通用查询模块设计和实现

针对信息系统中查询模块开发过程中的现存问题，提出了一种通用查询模式，结合郑大客户关系管理系统的开发实例，探讨了它的设计方法和实现的技术细节，提供了具体的数据存储和界面设计方案。