体硅集成电路版图抗辐射加固设计技术研究

辐射效应是电路在太空等领域应用时遇到的首要问题,常常会引起电路出错或失效。为了满足抗辐射电路设计的需求,必须提高电路抗辐射效应的能力。文章分析了辐射效应对器件产生的影响。针对电路在辐射环境中应用时存在的问题,文章从版图抗辐射设计加固的角度出发,介绍了抗总剂量的环形栅、倒比例器件,以及抗单粒子昆倾效应抗辐射版图的设计方法。在电路设计时,通过上述几种版图设计方法的应用,可以提高电路的抗辐射性能,进而提高电路的可靠性。     

基于0.18μm CMOS加固工艺的抗辐射设计

为降低抗辐射设计对元器件基本性能的影响,基于0.18μm CMOS加固工艺,通过场区注入工艺实现总剂量(Total Ionizing Dose,TID)加固,优化版图设计规则实现单粒子闩锁(Single Event Latch-up,SEL)加固,灵活设计不同翻转指标要求实现单粒子翻转(Single Event Upset,SEU)加固。利用以上加固方法设计的电路,证明了加固工艺平台下的抗辐射电路在抗辐射性能及面积上具有明显优势。     

TCAD结合SPICE的单粒子效应仿真方法

为解决传统集成电路抗单粒子加固设计中存在的不足,利用TCAD及SPICE软件,探索出一种单粒子效应仿真与电路抗辐射加固设计相结合的方法。该方法通过TCAD软件的器件建模、仿真单粒子效应对器件的影响,得出器件在单粒子辐射条件下的3个关键参数。利用SPICE软件将此参数转化为模拟单粒子效应的扰动源,进而指导电路抗单粒子效应的加固设计工作。通过对一款SRAM的加固设计及辐射试验对比,证明了该方法的正确性和有效性,同时也为以后单粒子效应设计加固提供了依据。     

一种抗单粒子瞬态扰动触发器加固结构

提出了一种新型的电阻-电容抗辐射触发器加固结构(RC-DICE),并与DICE结构加固触发器、RDFDICE结构加固触发器进行了比较。测试电路利用0.18μm体硅CMOS工艺进行流片,单粒子验证试验在中国原子能科学研究院抗辐射应用技术创新中心进行。结果证明:新型抗辐射加固触发器在50 MHz工作频率下,单粒子翻转线性能量转移阈值≥37 MeV·cm~2/mg,能够满足航天应用的需求。     

抗单粒子辐射LVDS驱动器设计

为了减小单粒子效应对低电压差分信号(Low Voltage Differential Signal, LVDS)驱动器电路的影响,对LVDS内部模块电路进行单粒子脉冲仿真,找出电路中单粒子敏感节点,并进行单粒子加固设计。该电路基于0.18μm 1P5M CMOS工艺实现,传输速率为200Mbps,版图面积为464×351μm²,在3.3V电源电压下功耗为11.5mW。辐射试验采用Ge粒子试验,在入射能量为210MeV,线性能量转移LET为37.3MeV·cm²/mg辐射情况下,该LVDS驱动器电路传输数据未发生错误。     

0.18μm自偏置锁相环抗单粒子辐射加固技术研究

设计了一款抗辐射自偏置锁相环(PLL),对PLL电路中关键逻辑进行单粒子效应分析,找出敏感节点,再对这些节点进行加固设计。该PLL电路用SMIC 0.18μm 1P4MCMOS工艺实现了设计。加固后的电路在中国原子能科学研究院核物理研究所,选择入射能量为206MeV、LET为37MeV·cm2/mg的72 Ge离子进行了单粒子辐射试验。PLL未发生失锁现象,能够满足航天应用的需求。     

抗辐射数字电路加固技术研究

文章对电路抗辐射的机理进行了研究,提出了几种提高数字电路抗辐射能力的方法:通过工艺控制减小辐射后的背栅阈值电压漂移,通过版图增加体接触、采用环型栅等结构提高单元的抗辐射能力,通过对电路关键节点的加固提高整体电路的抗辐射能力。为了验证加固方法的可靠性,设计了一款电路进行抗总剂量、抗瞬态剂量率、抗中子辐射、抗单粒子辐射等多种试验。通过辐照试验结果可以看到,采用抗辐照方法设计的电路具有较强的抗辐照能力,为今后抗辐照电路的研制和开发奠定了坚实的基础。     

一种基于Weibull函数的单粒子注入脉冲模型

单粒子效应是当前集成电路抗辐射加固的研究重点之一.根据空间辐射粒子特点,提出一种基于Weibull函数的单粒子注入脉冲模型,该模型利用Weibull函数对瞬时脉冲直接进行电路级描述.实验证明,该模型与传统器件级电流注入脉冲模型的SER统计数据拟合度高达98.41%,同时可将电路模拟时间缩短3个数量级,在高速超大规模集成电路的单粒子效应研究中,具有明显的模拟速度优势,为深亚微米级的抗辐射加固研究提供了坚实的理论基础.     

基于130nm PD-SOI工艺存储单元电路的抗辐射加固设计

基于130 nm部分耗尽绝缘体上硅(SOI) CMOS工艺,设计并开发了一款标准单元库.研究了单粒子效应并对标准单元库中存储单元电路进行了抗单粒子辐射的加固设计.提出了一种基于三模冗余(TMR)的改进的抗辐射加固技术,可以同时验证非加固与加固单元的翻转情况并定位翻转单元位置.对双互锁存储单元(DICE)加固、非加固存储单元电路进行了性能及抗辐射能力的测试对比.测试结果显示,应用DICE加固的存储单元电路在99.8 MeV ·cm2 ·mg_1的线性能量转移(LET)阈值下未发生翻转,非加固存储单元电路在37.6 MeV·cm2·mg_1和99.8 MeV·cm2·mg_1两个LET阈值下测试均发生了翻转,试验中两个版本的基本单元均未发生闩锁.结果证明,基于SOI CMOS工艺的抗辐射加固设计(RHBD)可以显著提升存储单元电路的抗单粒子翻转能力.     

0.8μm SOI CMOS抗辐射加固工艺辐射效应研究

采用抗辐射0.8μm SOI CMOS加固技术,研制了抗辐射SOI CMOS器件和电路。利用Co60γ射线源对器件和电路的总剂量辐射效应进行了研究。对比抗辐射加固工艺前后器件的Id-Vg曲线以及前栅、背栅阈值随辐射总剂量的变化关系,得到1 Mrad(Si)总剂量辐射下器件前栅阈值电压漂移小于0.15 V。最后对加固和非加固的电路静态电流、动态电流、功能随辐射总剂量的变化情况进行了研究,结果表明抗辐射加固工艺制造的电路抗总剂量辐射性能达到500 krad(Si)。     

砷化镓8Bit ADC电路的抗辐射设计和辐照试验研究

砷化镓模数转换器(ADC)具有良好的电性能和耐辐照能力,广泛应用于各种领域,尤其是航空航天领域.电路的抗辐射能力与设计和工艺密切相关,在前期对电路进行辐照试验基础上,针对电路设计和工艺制造进行大规模集成电路的抗辐射研究,改进电路的设计和工艺制造技术,提高电路的抗辐射能力.本文主要对该电路的设计、工艺研究和γ总剂量辐照试...     

基于FPGA控制的高速固态存储器设计

文中对固态存储器进行了需求分析,根据航天工程对高速固态存储器的需求,确定了设计方案.针对航天工程对高速固态存储器速率要求较高的特点,在逻辑设计方面采用流水线技术、并行总线技术.在器件选择方面,采用LVDS构成接口电路,FPGA构成控制逻辑电路电路,SDRAM芯片阵列构成存储电路.设计了高速固态存储器.该设计简化了硬件电路,大大提高了存储数据的速率.     

集成电路总剂量加固技术的研究进展

对集成电路总剂量加固技术的研究进展进行了分析。集成电路技术在材料、器件结构、版图设计及系统结构方面的革新,促进了总剂量加固技术的发展。新的总剂量加固技术提高了集成电路的抗总剂量能力,延长了电子系统在辐射环境下的使用寿命。文中总结了近年来提出的新型的总剂量抗辐射加固技术,如采用Ag-Ge-S、单壁碳纳米管材料(SWCNT)、绝缘体上漏/源(DSOI)器件结构、八边形的门(OCTO)版图、备用偏置三模块冗余(ABTMR)系统等加固方法,显著提高了器件或电子系统的总剂量抗辐射能力。研究结果有助于建立完整的总剂量加固体系,提升抗辐射指标,对促进总剂量加固技术的快速发展具有一定的参考价值。     

基于FPGA定时刷新控制单元的应用技术研究

SRAM型FPGA在航天领域有着广泛的应用,为解决FPGA在宇宙环境中单粒子翻转的问题,适应空间应用需求,给出了一种低成本抗辐照解决方案,对耐辐射FPGA器件进行抗单粒子翻转加固设计。该方案兼容多种型号FPGA芯片,从3片SPI FLASH中读取配置数据,通过串行接口配置FPGA,并在配置完成后按照设定时间周期性刷新芯片,可以满足航天领域对抗辐照型FPGA的使用需求。     

CMOS集成电路场区电离辐射加固技术分析

根据电离辐射引起场区隔离失效的机理，从版图设计及工艺技术两方面分析了场区辐射加固技术，结果表明，利用版图设计实现场区加固，需增加芯片面积并牺牲电路性能，一般适用于中小规模集成电路的加固，用工艺技术实现场区加固，对电路性能影响小，适用面广，是值是推荐的集成电路场区加固方法。     

宇航用千兆LVDS传输线等长试验研究

LVDS(低压差分信号)技术广泛地应用于对低抖动、信号完整性和共模特性要求较高的系统中。为了确保LVDS信号传输的完整性,对宇航用千兆LVDS传输线(差分线对两绝缘线)等长与否对所传输信号的衰减以及对内延时差的影响进行了试验研究。研究结果发现:两差分传输线非等长是宇航用千兆LVDS传输线中差分信号传输质量下降的主要原因之一,而控制等长的重要工序为对绞,控制手段为张力一致;在传输2Gb/s LVDS信号时,宇航用千兆LVDS传输线中两差分传输线的长度偏差应小于1.6mm。     

一种抗辐照1553总线收发器设计

针对宇航用高抗辐照能力1553B总线应用领域,需要设计具有高可靠性和高抗辐照性能的1553B总线收发器。为了实现这一要求,提出了一种电压模形式的总线收发器系统结构,并根据应用环境采用逻辑加固和版图优化加固技术,有效提高了电路的抗辐照能力,设计出了高抗辐照性能的总线收发器电路。电路采用0.6μm CMOS工艺流片,通过测试电路性能指标符合设计要求。     

超薄绝缘高同心度挤出线生产工艺的优化

随着航空航天技术的发展,对航空航天器用电子线缆提出了新的要求。超薄绝缘高同心度挤出线以其电性能优异、机械性能好、重量轻、使用温度范围广等特点,近年来在航空航天领域得到越来越广泛的应用。通过不断的生产实践,对影响超薄绝缘高同心度挤出工艺质量的主要因素(导电线芯品质、挤出螺杆和模具的设计、生产线配置、真空逸气性能以及辐照剂量等)进行了优化,为超薄绝缘高同心度挤出线的生产积累了一些经验。     

红外相机数据高速实时存储技术

介绍了一种高速大容量固态存储器的组成机制和存储技术,以FPGA为逻辑控制单元,通过LVDS接口电路将红外相机采集到的图像数据经过乒乓结构实时无缝缓存,利用流水线写Flash技术提高了Flash写入的速度,可通过扩展Flash阵列来满足速度更高容量更大的存储要求。可用FT245控制的USB2.0接口读取Flash中的数据并上传至计算机,最后用分析软件可以清晰看到拍摄结果。结果表明,该系统稳定可靠地存储了高速传输的图像数据,具有较强的可行性和实用性。