CMOS磁敏/光敏兼容传感器集成电路的设计

研制了一种新型的磁敏传感器和光敏象限传感器兼容的集成电路。该传感器采用0.6μm标准CMOS工艺制造,设计并实现了磁敏传感器、光敏象限传感器及其兼容的信号处理电路的单片集成,并采用有源预处理电路和相关二次采样电路进行磁敏和光敏信号的采集和降噪处理,具有较高的磁场灵敏度(0.0361T-1)感光灵敏度(2V/lx.s),实现了在一个芯片上同时传感磁信号和光信号的功能。     

扇形分裂漏CMOS磁敏传感器集成电路

介绍了扇形分裂漏磁敏传感器集成电路的设计,并由0．6μm CMOS工艺实现。该集成电路以扇形分裂漏磁敏MOS管作为磁敏传感单元,并包含两次工作模式的开关阵列预处理电路、相关二次取样电路(CDS)和数字控制电路。该传感器集成电路实现了测量磁场的功能,并实现了在屏蔽磁场的工作模式下对噪声信号进行校正的功能,有效地消除了磁敏传感器及其信号处理电路的噪声影响。在工作频率为10 kHz时,磁敏传感器的灵敏度为2．62 V/T。     

用于便携式GPS接收机中的5.4mW低噪声高增益CMOS射频前端电路设计

设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器. 该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术. 正交混频器基于吉尔伯特单元. 电路采用TSMC 0.18μm RF CMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入1dB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB, 在1.8V电压供电下,整个全差分电路功耗为5.4mW.     

用于便携式GPS接收机中的5.4mW低噪声高增益CMOS射频前端电路设计

设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器.该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术.正交混频器基于吉尔伯特单元.电路采用TSMC 0.18μm RFCMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入ldB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB,在1.8V电压供电下,整个全差分电路功耗为5.4mW.     

Research on Electric Field Confinement Effect in Silicon LED Fabricated by Standard CMOS Technology

The wedge-shaped and leaf-type silicon light-emitting devices(LED)are designed and fabricated with the Singapore Chartered Semi Inc.’s dual-gate standard 0.35μm CMOS process.The basic structure of the two devices is N well-P+ junction.P+ area is the wedge-shaped structure,which is embedded in N well.The leaf-type silicon LED device is a combination of the three wedge-shaped LED devices.The main difference between the two devices is their different electrode distribution,which is mainly in order to analyze the application of electric field confinement(EFC).The devices’ micrographs were measured with the Olympus IC test microscope.The forward and reverse bias electrical characteristics of the devices were tested.Light measurements of the devices show that the electrode layout is very important when the electric field confinement is applied.     

用于低噪声CMOS图像传感器的流水线ADC设计及其成像验证

在对低噪声CMOS图像传感器的研究中,除需关注其噪声外,目前数字化也是它的一个重要的研究和设计方向,设计了一种可用于低噪声CMOS图像传感器的12 bit,10 Msps的流水线型ADC,并基于0.5μm标准CMOS工艺进行了流片。最后,通过在PCB测试版上用本文设计的ADC实现了模拟输出的低噪声CMOS图像传感器的模数转换,并基于自主开发的成像测试系统进行了成像验证,结果表明,成像画面清晰,该ADC可作为低噪声CMOS图像传感器的芯片级模数转换器应用。     

基于标准CMOS工艺的片上太阳敏感器研究

微纳卫星对于载荷的苛刻要求使得太阳敏感器的微型化研究具有重要意义。为了解决光学器件和处理电路的集成兼容问题,文章基于标准CMOS工艺提出一种新型片上太阳敏感器,以金属走线层构建微型墙结构,两侧均匀分布pn结构成光电传感器,通过检测两侧光电流比例解算出入射光角度。文章从工艺实现、模型建立、数值仿真和实验测试等方面验证了器件的合理性和可行性。最终,片上太阳敏感器阵列芯片质量为1.5g,尺寸为304.2mm³,检测精度为±1.6°,视场范围为80°,可满足微型化需求。     

一种基于标准CMOS工艺的新型单片集成紫外图像传感器

我们提出了一种基于标准CMOS工艺的浮栅紫外图像传感器。传感器单元是由一个非常紧凑的紫外线灵敏器件构成。整个紫外图像传感器有一CMOS像素单元阵列、高压开关、读出电路和数字控制等部分组成。在一0.18μm标准工艺上实现了1个1616的图像传感器芯片。我们对传感器单元和阵列进行了测试,测试结果表明传感器的灵敏度为0.072 V/(mJ/cm2),并且可以获得紫外图像。此紫外图像传感器适合于大规模集成的生物医药和太空探测等领域。     

高精确度光纤磁场传感器的研究

分析了基于法拉第效应的高精度光纤磁场传感器的理论基础和偏振结构 ,选择了灵敏度高、动态范围大的磁光晶体 ,并采用计算机模拟技术优化设计和评估性能 ,在 2GHz的频率范围内 ,实验结果与计算机模拟结果是一致的     

双光纤布拉格光栅磁场传感器

载流导线在磁场中产生的电磁力使等腰三角形悬臂梁变形,从而导致安装在悬臂梁两边的光纤布拉格光栅(FBG)的布拉格波长漂移.通过检测2个FBG的波长漂移差,得到被测磁场的磁感应强度.双FBG通过补偿温度效应,解决了FBG传感器的交叉敏感问题.垂直放置的等腰三角形悬臂梁,确保FBG在传感过程中不出现啁啾现象,又避免了自身重量和导线重量对测量结果的影响,从而减少了测量误差.该系统传感灵敏度为1.11 nm/T,与理论值的相对误差为4.31%,结果表明,该传感器结构是可行的.     

A novel monolithic ultraviolet image sensor based on a standard CMOS process

We present a monolithic ultraviolet(UV) image sensor based on a standard CMOS process.A compact UV sensitive device structure is designed as a pixel for the image sensor.This UV image sensor consists of a CMOS pixel array,high-voltage switches,a readout circuit and a digital control circuit.A 16×16 image sensor prototype chip is implemented in a 0.18μm standard CMOS logic process.The pixel and image sensor were measured. Experimental results demonstrate that the image sensor has a high sensitivity of 0.072 V/(mJ/cm~2) and can capture a UV image.It is suitable for large-scale monolithic bio-medical and space applications.     

一种利用光纤测量磁场参数的新方法

应用Ｓａｇｎａｃ效应和磁光效应相结合的方法,分析了光纤环中磁场引入的非互易相位差,得到了相干光强表达式;计算了以冕玻璃、重火石玻璃为磁场探头,在直流条件下的＾－ＩＤ－Ｂ、＾－ＩＤ－ΔψＢ、ΔψＢ－Ｂ计算曲线和交流条件下的Ｂ－ｗｔ、＾－Ｉｄ－ｗｔ计算曲线;并且讨论了使用相同方法测量磁光材料的Ｖｅｒｄｅｔ系数、旋光率等磁场参数以及电流的可能性。     

Electromagnetically compatible CMOS auto-balanced current sensor for highly integrated power control System-On-Chip

This paper describes the design and prototyping of an auto-balanced contactless current sensor in standard Complementary Metal–Oxide–Semiconductor (CMOS) technology, without any additional post-processing cost. The architecture includes two high-sensitivity Hall plates with differential amplification electronics. A high common mode rejection is insured by the integrated auto-balancing system based on the use of integrated coils. When a common current is applied in the embedded coils, the integrated system provides a feedback signal to a digital control unit which in turn adjusts the biasing current of one of the Hall plates in order to balance the amplification of the two Hall plates. Designed in a standard CMOS technology, this sensor can be integrated in power control System-On-Chip requiring extremely electro-magnetically compatible current sensor.     

一种用于MEMS电场传感器的CMOS可控增益前置放大电路

为了将基于MEMS技术的微型电场传感器与其信号处理电路集成在一个芯片上,设计了一种CMOS前置放大电路.该电路利用工作在线性区的长沟道MOSFET晶体管代替传统的无源器件做反馈来降低所占硅片面积,使用分流原理构建分流网络产生可编程的偏置电流来控制放大电路的增益.仿真结果表明该电路结构具有较好的线性度和很好的温度特性,长沟道晶体管的等效电阻与偏置电流相关,可以达到兆欧量级.     

In—BiCaVIG晶体磁场光纤传感器

本文报导了一种Ｉｎ－ＢｉＣａＶＩＧ晶体磁场光纤传感器。本文     

非均匀磁场扫描的磁滞曲线测量方法的研究

对于软磁材料,用振动样品磁强计测量其基本磁性参数时,因饱和时的外加磁场远大于软磁材料饱和时的矫顽力,常常会因测量饱和磁化强度Ms而不能保证测量矫顽力Hc的一定精度。文章提出应用非均匀磁场扫描的方法实现饱和时的饱和磁化强度Ms和矫顽力Hc的精密测量。     

一种应用于CMOS图像传感器的列级高精度ADC设计

针对CMOS图像传感器高精度和低功耗的需求,设计了一种14位列级模数转换器(ADC)。在传统斜坡式模数转换器(RAMP ADC)架构基础上,采用了3位逐次逼近型模数转换器(SAR ADC)与11位RAMP ADC相结合的两步式结构,有效缩短了量化时间。RAMP ADC部分采用高低时钟的计数方法,可显著降低计数区间内的功耗。同时,提出了RAMP-SAR-RAMP切换的相关双采样逻辑,可进一步减少静态随机存取存储器(SRAM)数量,从而缩小版图面积。采用0.18μm标准CMOS工艺进行仿真,结果表明:在600 MHz时钟、单沿计数的工作模式下,ADC量化时间为9.32μs,在1.8 V数字电源电压下,计数区间内功耗均值为8.51μW。     

磁场测量接收参数变换实例

以GB/T 19954中的磁场测量为例,介绍了测量接收参数的设置过程,给出了磁场测量天线系数的定义及来源。依据分贝的定义及磁通密度与磁场强度的关系对标准限值的单位进行变换,又从使用的角度对计量证书中的天线系数进行了变换,从而解决了接收参数设置过程中会遇到的测量单位不统一和设置困难问题。     

New Active Digital Pixel Circuit for CMOS Image Sensor

A new active digital pixel circuit for CMOS image sensor is designed consisting of four components: a photo-transducer, a preamplifier, a sample & hold (S & H) circuit and an A/D converter with an inverter. It is optimized by simulation and adjustment based on 2 μm standard CMOS process. Each circuit of the components is designed with specific parameters. The simulation results of the whole pixel circuits show that the circuit has such advantages as low distortion, low power consumption, and improvement of the output performances by using an inverter.     

交变磁场传感器法拉第屏蔽的研究

为了更有效的接收所需信号,我们除了进一步提高传感器本身的性能外,还要消除一些不必要的干扰.在检测低频交变磁场而且磁场信号极其微弱时,首先要选用高性能的交变磁场传感器将交变磁场信号转换为电信号,然后采用一系列的选频放大等电子技术,这样在两者之间就会产生不必要的电场耦合,影响对有用信号的准确测量,为了阻断该电场耦合,对交变磁场传感器采用法拉第屏蔽是不可或缺的重要环节.