共查询到20条相似文献,搜索用时 93 毫秒
1.
针对嵌入式系统芯片SoC开发验证阶段的需求,介绍了一种通用的SoC软硬件协同仿真平台。软件仿真由C/C++和汇编语言编写,硬件仿真基于VMM验证方法学所搭建,SoC设计代码由RTL代码编写而成。将SoC设计代码中的ARM由DSM模型替代,通过VCS编译器将软硬件协同起来进行信息交互,实现一种速度快、真实性高、调试方便的... 相似文献
2.
构建了面向H.264视频编码器的SoC验证平台,采用FPGA原型系统完成H.264编码器验证。采用Wishbone总线连接32位微处理器OR1200以及其他的必要IP核构建基本SoC平台,并在此基础上集成H.264硬件编码模块;根据H.264编码器的数据流要求,设计了运行输入/宏块顺序输出的多端口SDRAM控制器;移植了μC/OS—Ⅱ实时操作系统和/μC/TCP—IP协议栈,用于输出编码后比特流。 相似文献
3.
SoC芯片设计方法及标准化 总被引:13,自引:2,他引:13
随着集成电路技术的迅速发展,集成电路已进入系统级芯片(SoC)设计时代,SoC芯片的集成度越来越高,单芯片上的集成度和操作频率越来越高,投放市场的时间要求越来越短,为了实现这样的SoC芯片,设计越来越依赖IP模块的重用,SoC复杂性的提高和IP模块的多样化,SoC芯片中多个厂商不同IP模块的使用,导致了IP模块可重用的许多问题,IP模块和片上总线,以及EDA工具接口的标准化,是解决IP模块标准化的很好途径,另一方面,SoC芯片设计的复杂性和嵌入软件所占比重的增加,要求更高层次的系统抽象和软硬件的协同设计,使用更流地的设计进行系统的硬件设计和更有效的系统设计方法,描述了SoC芯片设计中的IP模块可重用技术以及所存在的问题,介绍了SoC IP模块和片上总线结构的标准化,讨论了基于C/C++扩展类库的系统级描述语言和基于平台的SoC设计方法。 相似文献
4.
程翼胜 《单片机与嵌入式系统应用》2017,(11):7-10,13
在IC设计中,验证占据着举足轻重的地位.为了达到高效率、高可靠性的验证结果,保证芯片在流片的成功率,引入了FPGA原型验证技术.本文以一款低功耗报警器SoC为对象,首先简单介绍了低功耗报警器SoC芯片的系统架构,然后详细说明了报警器SoC芯片FPGA原型验证的具体实现.利用软硬件协同验证方法,验证了报警器SoC芯片模块的功能以及系统验证. 相似文献
5.
AFDX-ES SoC虚拟仿真平台的构建与应用 总被引:1,自引:2,他引:1
随着集成电路技术的快速发展,SoC设计的规模、复杂度和集成度日益增加,给SoC设计的仿真验证提出了巨大挑战。简要介绍了AFDX网络,并结合AFDX终端系统SoC的设计,阐述了软硬件协同设计方法,提出了一种基于虚拟仿真平台的验证方法,详细论述了该平台的构建过程并举例说明了该平台的实际仿真验证应用方式。在芯片设计验证过程中,利用该平台有效地验证了芯片逻辑功能的正确性,保证了仿真验证的覆盖率,缩短了SoC设计验证开发周期,流片结果进一步证明了该方法的正确性,对类似SoC设计具有一定的参考价值。 相似文献
6.
7.
基于8051核进行系统芯片(SoC)的设计能力得到了很大提高,但同时带来了该类芯片特别是采用数模混合设计时的验证和应用仿真问题。本文利用通用8051仿真器,并根据一款以805l为内核系统芯片的验证和仿真要求,提出一种进行SoC芯片模拟验证和仿真的方案;利用该方案,实现对基于805l内核数模混合SoC芯片的模拟验证和仿真。 相似文献
8.
为应对So C设计规模增大、功能复杂化带来的芯片验证耗时太长的问题,通过讨论SoC系统与FPGA原型核心板资源的架构,按照从ASIC到FPGA的移植原理,设计实现一种基于Xilinx UltraScale+VU9P FPGA的原型验证系统。系统基于Xilinx Vivado工具完成逻辑综合、实现,并完成硬件子系统设计。使用逻辑电平转换器芯片,将FPGA原型的1.8V转换为SoC设计IO为3.3V电平的PAD,实现对3.3V标准电平的兼容。通过实验,在该系统上完成了大规模高性能SoC的软硬件协同验证,结果表明系统实现设计预期功能,有助于加快芯片整体的验证速度。 相似文献
9.
本文针对ARM946-S运用软硬件协同设计方法设计了一款低成本的MPEG-4解码系统芯片(SoC)。为了缩短验证时间和提高验证充分性,本文采用了基于C参考模型的验证方法。仿真结果表明芯片性能提升明显,针对MPEG-4 Simple Profile L3 Level最坏情况需130MHz就能实时解码。 相似文献
10.
11.
多总线接口信号处理SoC芯片是以信号处理DSP为核心集成了多个总线接口的片上系统,该SoC涉及的总线协议众多,验证复杂、工作量大,验证将是该SoC芯片开发的瓶颈。为了缩短多总线接口信号处理SoC芯片的开发周期,提高该SoC芯片的一次流片成功率,必须采用更为可靠和有效的验证方案。以SoC验证流程及方法为指导,重点介绍了多总线接口信号处理SoC虚拟验证平台的构建和具体实施。验证结果表明,该验证平台能高效、全面验证芯片功能,提高了芯片验证效率,缩短了整个芯片开发周期,为芯片的成功投片提供了可靠保障。 相似文献
12.
零翻转编码地址总线SoC的低功耗设计 总被引:3,自引:0,他引:3
分析系统芯片(SoC)设计中大电容负载的地址总线低功耗设计方法;利用地址总线零翻转编码和解码技术,有效地减少SoC地址总线活动,降低SoC芯片和系统的功耗;同时,应用于实际的SoC设计中,验证它的功能和适用范围。 相似文献
13.
14.
本文基于UVM验证方法学对自研高性能安全存储SoC芯片系统中SATA通路进行验证,文中对高性能安全存储SoC芯片架构及SATA通路系统工作原理进行说明,以SATA DMA数据传输方式为例介绍了SATA协议链路通信建立及数据传输过程.搭建UVM系统验证平台,文中对SATA协议进行分析,设计规划系统层面测试用例,编写加载至系统中运行的C固件测试程序,实现对系统应用层面关注的PIO、DMA、NCQ等SATA命令方式数据传输通路的验证.结合具体波形分析,结果表明, SATA通路相关集成设计是合理、满足芯片对SATA数据通路应用需求的,实现了对高性能安全存储SoC芯片系统SATA通路的验证. 相似文献
15.
16.
针对目前应用于信息家电的以太网多芯片解决方案具有成本高、性能较低等问题,文章设计实现了一款以太网控制SoC单芯片。同时,为了获得较低的测试功耗,进行了可测试技术的低功耗优化。该芯片采用TSMC0.25/μm 2P4M CMOS工艺流片,裸片面积为4.8×4.6mm^2,测试结果表明,该嵌入式以太网控制SoC芯片的故障覆盖率可达到97%,样片的以太网数据包最高吞吐量可以达到7Mbits/s。 相似文献
17.
Intel SoC处理器E6x5C系列产品,作为多芯片的封装芯片,具有出色的灵活性。本文基于该处理器,利用Altera新一代集成开发工具Qsys,描述了I2 C总线IP核的设计过程,给出了IP核的系统接口和各个子模块的设计方法,并进行仿真和验证,最后将该IP核应用于模拟视频解码芯片SAA7113的配置及初始化。 相似文献
18.
随着集成电路的快速发展,一个SoC的规模已经在几百万门至几千万门左右,面对这样高的复杂度,功能验证成为芯片设计中的一个挑战。传统的验证方法已经成为SoC设计的“瓶颈”。基于事务的验证方法成为SoC设计中功能验证最有效的途径之一。文中重点阐述了基于事务验证的相关概念,给出了完成SoC事务验证的一般流程和设计方法,并详细分析了事务验证平台的设计调试和功能覆盖率分析,最后对传统的验证方法和基于事务的验证方法进行了比较,给出了基于事务验证方法的优点。 相似文献
19.
20.
《电子技术应用》2016,(6)
测试验证是SoC设计过程中的重要步骤,针对穿戴式体域网基带SoC在验证中的测试向量复杂、射频可靠性要求高、结果多样化等挑战,设计并实现了体域网基带测试验证平台。在硬件设计上,采用高集成度FPGA(Altera Cyclone Ⅲ)、射频芯片(MAX2837)和混合信号前端芯片(MAX19712),提高了系统的可靠性;在软件上,设计了体域网数据流状态机,对体域网基带自动加载多种速率的数据流,验证其对多种健康信息的服务质量(QoS)。该验证平台已经针对自主开发的IEEE802.15.6基带进行了大量的测试验证工作,主要指标满足体域网基带芯片的验证需求,同时也可以扩展应用到其他近距离无线通信芯片的设计验证应用中。 相似文献