1.9GHz0.18μm CMOS低噪声放大器的设计

针对1.9GHzPHS和DECT无线接入系统的应用,提出了一种可工作于1.2V电压的基于源级电感负反馈共源共栅结构而改进的CMOS低噪声放大器,并对其电路结构、噪声及线性特性等主要性能进行分析。并与传统的低噪声放大器进行对比,该电路采用两级放大结构,通过加入电容和电感负反馈可以分别实现低功耗约束下的噪声优化和高的线性度。采用TSMC0.18μm CMOS工艺模型设计与验证,实验结果表明：该低噪声放大器能很好满足要求,且具有1.4dB的噪声系数和好的线性度,输入1dB压缩点-7.8dBm,增益11dB,功耗11mW。     

低功耗CMOS低噪声放大器的分析与设计

基于TSMC 0.18μm CMOS工艺,设计了一种低功耗约束下的CMOS低噪声放大器。与传统的共源共栅结构相比,该电路在共源晶体管的栅源间并联一个电容,以优化噪声;并引入一个电感,与级间寄生电容谐振,以提高增益;通过减小晶体管的尺寸,实现了低功耗。模拟结果表明,在2.45 GHz工作频率下,增益大于14 dB,噪声系数小于1 dB,直流功耗小于2 mW。     

基于负电容补偿技术的CMOS低噪声放大器设计

利用负电容电路补偿技术,设计了一个工作于2.4GHz频段的差分低噪声放大器。基于CHRT 0.25μm RF CMOS工艺,对电路进行仿真。与传统的共源共栅结构相比,引入负电容电路对共源管的栅漏寄生电容进行补偿,可以使放大器的匹配度、噪声系数、线性度等关键性能指标得到显著改善。仿真结果显示,该放大器的正向功率增益为17.7dB,噪声系数为1dB,IIP3为-4.9dBm,功耗为25mW,具有良好的输入输出匹配。     

0.6～18.0 GHz超宽带低噪声放大器MMIC

基于0.15μm GaAs E-pHEMT工艺设计并制备了一款0.6～18.0 GHz的低噪声放大器单片微波集成电路。该放大器使用一级共源共栅结构,通过负反馈实现宽带的匹配设计。同时在共栅晶体管栅极增加到地电容,共源管和共栅管漏极增加峰化电感,以提高高频增益,扩展带宽,改善噪声。常温在片测试结果表明,在3.3 V单电源供电下,0.6～18.0 GHz频带内该款低噪声放大器噪声系数典型值1.5 dB,小信号增益约15 dB,增益平坦度小于±0.9 dB,输入、输出电压驻波比典型值分别为1.7和1.8,1 dB压缩点输出功率典型值14 dBm,功耗72.6 mW,芯片面积1.5 mm×1.2 mm。     

一种高增益低功耗CMOS LNA设计

采用TSMC0.18μmCMOS工艺,利用ADS2008软件仿真,设计了一种高增益的CMOS低噪声放大器。与传统的共源共栅结构相比,该电路在晶体管M3的栅源极处并入电容C1,以增加系统抗干扰能力;并在级间引入一并联电感和电容与寄生电容谐振,以提高增益。仿真结果表明,在2.4 GHz工作频率下,该电路的增益大于20 dB,噪声系数小于1 dB,工作电压为1.5 V,功耗小于5 mW,且输入输出阻抗匹配良好。     

一种新型2.4 GHz RF低噪声放大器的设计

提出了一种新型的低噪声放大器,在输入管的栅极加入一个电容,使放大器的噪声性能与增益都得到明显的改善。该电路基于Chartered 0.18μm CMOS工艺设计,工作频率为2.4GHz。仿真表明,在电流消耗为300μA的条件下,提出的低噪声放大器具有更好的噪声系数与增益,分别比传统的电感源极衰减低噪声放大器改善1.9 dB与5.3 dB。     

采用多级噪声抵消技术的CMOS全差分LNA设计

设计了一种用于2.4GHz RFID单芯片阅读器的CMOS低噪声放大器(LNA)。该设计采用全差分共源共栅结构和新颖的多级噪声抵消技术,不仅减小了电路的噪声而且增加了系统的线性度。芯片采用标准UMC 0.18um CMOS工艺,工作电压为1.2V时,消耗电流小于8mA,后仿真结果表明2.4GHz时,芯片达到1.69dB噪声系数,大于14.25dB功率增益以及-1.1dBm的输入三阶截点(IIP3)。设计满足单芯片阅读器低噪声,低功耗和高线性度的要求。     

一种3.1~10.6GHz超宽带低噪声放大器设计

设计了一种基于TSMC 0.13μm CMOS工艺,用于3.1～10.6GHz带宽的CMOS低噪声放大器。输入级采用共栅极结构,在宽频带内能较好地完成输入匹配。放大级采用共源共栅结构,为整个电路提供合适的增益。输出则采用源极输出器来进行输出匹配。使用ADS2006软件进行设计、优化和仿真。仿真结果显示,在3.1GHz～10.6GHz带宽内,放大器的电源电压在1.2V时,噪声系数低于2.5dB,增益为20.5dB,整个电路功耗为8mW。     

一种低功耗2.4GHz低噪声放大器设计

设计了一个低功耗2.4 GHz低噪声放大器,并详细阐述了电路的噪声匹配理论.该低噪声放大器采用经典的共源共栅结构,为了同时满足共轭匹配与噪声匹配,在输入管的栅源间增加了一个电容Cex.电路设计采用SMIC 65 nm CMOS工艺,并用Cadence进行仿真.仿真结果表明:电路在1.2V电源电压下的功耗小于7 mW,噪...     

5.8GHz低噪声放大器的设计与优化

设计了一种低压、低功耗、输出阻抗匹配稳定的CMOS差分低噪声放大器.基于源极电感负反馈共源共栅结构,提出了基于MOS管中等反型区最小化Vdd·Id的方法,以优化功耗.在共栅晶体管处并联正反馈电容,以提升电路增益.对电路的噪声系数、输出阻抗稳定性、芯片面积等也进行了优化.仿真结果表明,当电源电压为1V,工作频率为5.8 GHz时,设计的低噪声放大器的噪声系数为1.53 dB,输入回波损耗为-22.4 dB,输出回波损耗为-24.6 dB,功率增益为19.2dB,直流功耗为4.6 mW.