基于FPGA的千兆以太网交换芯片的设计

千兆以太网（Gigabit Ethemet）技术目前被广泛应用于局域网中，千兆以太网二层（MAC层）交换芯片是千兆以太网中的关键芯片。文章介绍了一种基于FPGA的8端口千兆以太网交换芯片的实现方案．并且给出了仿真验证结果。结果表明，该设计方案是可行的。     

千兆以太网市场将成为新的竞技场

据来自于Linely集团的市场调研报告,千兆以太网(GbE)将在今年超过快速以太网产品发货量.这也将引起业内三个大的转变:一是OEM已从ASIC转向采用商用的交换芯片;二是更多的厂商已开始推出高集成度的物理层芯片;三是由于快速以太网转向千兆以太网,控制器也将从PCI转向PCI Express.     

Broadcom推出千兆以太网交换芯片BCM56510

Broadcom公司近日宣布推出新一代多层千兆以太网交换芯片系列Broadcom StrataXGS Ⅲ BCM56510。这个系列的芯片有助于企业搭建高度可扩展和易于管理的安全基础设施，可提高企业网络的安全性。StrataXGS ⅢBCM56510系列多层千兆以太网交换芯片是Broadcom公司2005年推出BCM56500系列的后续产品。     

Broadcom推出千兆以太网IP电话芯片

近日，Broadcom公司推出了IP电话芯片。该种芯片把千兆以太网(GE)交换、端到端安全、先进服务质量(QoS)技术和增强处理性能集成在一块芯片设计中。这种高度集成的IP电话芯片具有以太网交换能力，能够使配置在千兆以太网上的IP电话实现最大吞吐量。为了支持语音、视频和数据一体化通信对带宽的更高要求，千兆以太网(GE)技术正在被广泛地应用在企业网络中。     

基于PowerPC的EPON系统中主控板驱动程序开发

介绍了基于PowerPC处理器的主控板总体设计方案,阐述了千兆以太网交换芯片的重要作用,给出了嵌入式Linux操作系统中网络设备驱动程序的体系结构.在此基础上,重点分析了主控板交换芯片驱动程序的具体开发过程.     

杰尔系统要在快速增长的千兆以太网市场占据一席之地

今年,来自千兆以太网芯片的收入将首次超过快速以太网,随着各类企业使用新的千兆以太网设备替代原有设备,对于芯片供应商而言,这种升级给他们创造了新的市场机会.据IDC预测,千兆以太网芯片市场将从2002年的4.5亿美元迅速增长到2004年的11亿美元.其中,大部分增长是以快速以太网芯片市场萎缩为代价的.     

基于FPGA的两路千兆以太网光纤传输系统

提出了一种基于FPGA的两路千兆以太网光纤传输系统,并使用千兆以太网交换机芯片和XILINX公司包含GTP模块的Spartan-6系列FPGA实现了该系统,着重介绍了系统各单元的设计方案及关键技术的实现.     

千兆以太网起飞在即——技术发展日趋成熟 千兆以太网向普及叩关

2005年对千兆以太网(GbE)芯片市场的发展来说是关键的一年,看好千兆以太网的高增长潜力,各芯片供应商纷纷加码,而芯片供应商的多元竞争也带动了网络设备市场的快速发展.     

TI推出集成PCI CardBus控制器PCIx515

杰尔系统日前宣布推出单芯片48端口千兆以太网(GbE)交换芯片和功率极低的GbE八端口物理层芯片(PHY)。     

千兆以太网的设计

本文基于Linux嵌入式操作系统,使用MARVELL公司的交换控制芯片88E6095进行千兆以太网二层交换机的研发,对SNMP管理协议进行了详细分析,并提出了在千兆以太网交换机上实现嵌入式SNMP代理的设计方案。     

基于0􀀂18 􀀁m CMOS 工艺的千兆以太网数据判决电路芯片

介绍了用TSMC 0．18um CMOS工艺设计的千兆以太网数据判决芯片的模块及单元电路的结构，给出版图，后仿真及测试结果。该芯片采用CMOS互补逻辑的D触发器结构，功耗小于25mW，最高工作速率大于3．125Gbps，可直接用于千兆以太网物理媒介配属层的时钟数据恢复电路中。     

Gigabit Ethernet switches using a shared buffer architecture

Gigabit Ethernet networks have seen great demand in recent years. This growth was fueled by both an increase in port speed at the client side and new applications in MAN and WAN space. In this article, we report a highly integrated Ethernet switch IC design that supports 12 gigabit ports and one 10 Gb port. All packet memory and search memory are integrated on chip. A deeply pipelined structure with parallel memory access is employed to achieve wirespeed search performance. A flexible policy engine is designed to allow packet filtering and modification. A novel tail buffer architecture is proposed to address the variable packet length issue in the shared buffer architecture. Custom mixed-signal circuits are incorporated to implement the 10G Ethernet interface in XGMII. The chip integrates 70 million transistors in a 16 mm /spl times/ 15 mm die using 0.18 /spl mu/m CMOS technology. The chip has been tested to verify the wirespeed searching and switching performance.     

千兆以太网TAP卡的设计与实现

描述了一种千兆以太网TAP卡的设计与实现方法。该TAP卡可将千兆以太网上的数据帧复制到检测端口,并可在复制出的帧中插入精确的时间戳。使用FPGA完成数据帧的传输、复制及时间戳的插入,使用FPGA内的软CPU通过GPS接口实现精确的时间同步。掉电保护电路用于在TAP卡掉电或故障时保证被监测以太网链路的正常传输。本TAP卡可用于对软交换、3G网络等的维护和传输质量检测。     

基于FPGA的嵌入式三态以太网的设计

采用Xilinx的ISE、EDK设计工具,利用Virtex-5 LXT芯片实现嵌入式三态以太网.主要介绍了嵌入式以太网的系统结构,在硬件设计方面,详细阐述了基于EDK的嵌入式模块设计以及MARVELL的88E1111-RCJ物理层接口芯片的外围电路设计;在软件方面,详细阐述了采用VHDL进行MAC控制器的时序控制设计和采用C++进行MicroBlaze的嵌入式模块的设计,最后给出了仿真结果.     

千兆比以太网走向成熟

各种新的带宽增强型应用促使人们对网络提出了更高的要求,千兆比以太网以其优秀的网络性能脱颖而出。本文介绍了ＩＥＥ８０２．３ｚ千兆比以太网标准以及它与其它技术结合的优势,最后通过实例说明了网络如何升级到千兆比以太网的过程。     

基于FPGA的千兆以太网数据传输的设计与实现

为了解决大数据量长距离传输的稳定性和传输速率的问题,采用复杂可编程芯片FPGA设计出千兆以太网传输系统。为了简化设计,采用MAC+PHY方法实现以太网帧的封装及传输,MAC采用Virtex-4的嵌入式以太网IP核实现,PHY采用MARVELL公司的88E1111芯片实现,两芯片接口采用GMII连接模式。实验仿真结果表明,该传输系统能支持1 000 Mbit/s传输速率,该设计方案是可行的,有一定的实用价值。     

基于RapidIO的双主机节点嵌入式系统互联设计

分布式并行计算的发展对嵌入式系统互联技术提出了更高的要求,RapidIO可提供芯片间、板间的高性能互联,传输效率高于PCIE和千兆以太网。文中给出了一种基于RapidIO的双主机节点嵌入式系统互联的设计方案、硬件设计及其软件实现,并对系统功能和性能进行验证。验证结果表明,该系统性能稳定、可靠,并为新一代高性能嵌入式系统互联提供了良好的解决方案。     

基于千兆以太网的高速数据传输系统设计

介绍了千兆以太网接口以及TCP/IP协议,提出了几种设计方案,讲述了一种使用FPGA和MAC软核建立千兆以太网的方法。实验证明,这种方法稳定性好、传输带宽高、额外成本低,适用于大多数高速数据传输系统,是一种成本低、性能优越、可靠性高的高速数据传输系统设计方案。     

基于FPGA的千兆以太网设计

千兆以太网拥有传输速度快、传输距离远、稳定可靠等优点,是当前嵌入式系统的应用热点。FPGA拥有丰富的逻辑和管脚资源,常用于高速数据处理和通信的嵌入式系统。本文描述一个基于FPGA的千兆以太网系统的设计,本设计在硬件上主要使用千兆以太网PHY芯片88E1111和Altera公司的StratixⅢ系列的FPGA,在FPGA的逻辑上实现NiosⅡ嵌入式系统和以太网的MAC控制器,在NiosⅡ系统的软件上移植入MicroC／OS-Ⅱ实时多任务操作系统和NicheStackTCP／IP协议堆栈。在FPGA上实现千兆以太网设计,有效提高了系统的可靠性和集成性,充分扩展FPGA的功能。