电子束扫描图形发生器数据压缩技术

本文介绍了在扫描电子束曝光机的计算机控制系统中,对半导体器件、电路掩模图的常用数据压缩处理技术,并由此导出了相应的图形发生器逻辑电路的设计方法。在电子束曝光机的计算机控制方面,有实用意义。     

0.4～0.25μm时代光刻技术

<正> 1 前言近年来,超 LSI 开发进展十分惊人。虽然代表0.5μm 时代器件的16MDRAM,由于受到当时半导体业不景气的影响而其开发比当初预测要迟些,但其批量生产逐渐达到稳定化。同时,下一代器件——64MDRAM 和256MDRAM 的研究开发依然如预测的进度进行着,现状是:丝毫未感到开发进度在放缓。通常的开发程序是:在上述最尖端器件的开发初期,为了制作超微细电路图形,采用了可同时获得高分辨率和深焦的电子束(EB)直接刻写;而当批量加工时,则逐渐谋求向高效光刻过渡。这样的开发程序从16MDRAM 时代就十分明确,这是由于光刻技术中的各种技术课题逐渐解决所致。     

0.4～0.25μm时代的离子注入技术

<正> 1 超微细 MOS 中的离子注入对于离子注入技术,可以说从浅结注入开始大约已有10年的研究历史,有关该技术的研究结果已有一些已经发表,诸如,预非晶化和低能量注入以及灯退火(RTA)。然而,为了使注入原子迅速激活的灯退火(RTA)技术在实用化方面还没有多大的进展,另外,为了实行沟道控制而进行预非晶化也是一个问题。如果由最近的超微细元件的报告来判断,对于源·漏间的穿通问题,必须在称之谓基板工程技术的器件三维结构上下大功夫才能得到解决。为了实现这一目的,不得不采取最大限度地利用注入特长的结构。     

0.4～0.25μm时代的封装技术

<正> 1 前言集成电路自1959年诞生以来,其性能正以惊人的速度发展着,但它的发展却离不开圆片工艺技术中的多层化、微细化。以门阵列为例,在过去十年间     

0.4～0.25μm时代的腐蚀技术

<正> 1 前言1994年开始大批量生产16MDRAM,作为研究开发阶段也是从以64MDRAM 为代表的0.4μm 器件过渡到以256MDRAM 为代表的0.25μm 器件。对于64M 方面的设备投资究竟是多少,各器件公司要先进行核算,结果是设备投资增加了许多。如果说以往是重视性能方面而选择机种,那么,今后的趋势则转为重视成本。另外,如图1所示,尽量控制批量生产初期的投资额,使处理能力和投资金额呈线性关系,希望能获得具有多种处理能力的装置。作为机种选择指标之一的是 COO(Cost of Ownership)。其中,除了装置的成本之外,还包括消耗品和动力费等运转成本、维修人员的人事费用,这都要作为处理每枚硅片所需要的成本。     

美国国家半导体公司着眼于0.25μm以下制程

国家半导体有限公司,多年来一直紧随半导体制程技术领先地位,目前他们计划将制程技术推到0.25μm及以下。他们新任执行官Brian Halla表示:我们将先做到0.25μm,进而挑战0.18μm。国家半导体公司设计模拟电路的能力也很强,能以很短的周期设计、制造出高性能的集成芯片,现在已经具有0.35μm制程能力。     

0.25μm GaAs基MHEMT器件

采用普通接触曝光研制成栅长为0.25μm的GaAs基InAlAs/InGaAs变组分高电子迁移率晶体管(MHEMT),测得其跨导为522mS/mm,沟道电流密度达490mA/mm,截止频率为75GHz,比同样工艺条件下GaAs基InGaP/InGaAs PHEMT的性能有很大的提高.对该器件工艺及结果进行了分析,提取了器件的交流小信号等效电路模型参数,并提出了进一步得到高稳定性、高性能器件的方法.     

0.25μm GaAs基MHEMT器件

采用普通接触曝光研制成栅长为0 .2 5 μm的Ga As基In Al As/ In Ga As变组分高电子迁移率晶体管(MHEMT) ,测得其跨导为5 2 2 m S/ m m,沟道电流密度达4 90 m A/ mm,截止频率为75 GHz,比同样工艺条件下Ga As基In Ga P/ In Ga As PHEMT的性能有很大的提高.对该器件工艺及结果进行了分析,提取了器件的交流小信号等效电路模型参数,并提出了进一步得到高稳定性、高性能器件的方法.     

迎接0.25μm生产的曙光

半导体工业的发展速度比预测的更快，到1997年末0．5μm的工艺技术可进入生产阶段，1999年达到0．18μm的生产水平。第一个4GbDRAM在二月份展现。1997年底将出现最新修订的发展里程。1997年将有50个新Fab处在建造和安装阶段。300mm硅圆片生产技术很快实现。     

0.4～0.25μm时代的平坦化技术

<正> 从亚微米进入到1/4μm 时代,VLSI 工艺中的平坦化技术与其它的微细加工技术一起被广泛采用。然而,该技术已作为一种独特的关键技术被人们日益重视起来。那就是平坦化技术对于器件的高密度、微细化是太重要了,可以说,它是决定器件尺寸能否按比例缩小的关键技术。特别是器件结构经三维化后,电极布线随着多层结构的增长,其重要性日益显著。目前,“global planarization”一词已成为工艺技术整体中的关键词。另外,平坦化技术是一种成膜技术与干腐蚀技术组合在一起的复合技术,包括最近十分引人注目的 CMP(化学机械抛光:chemicaland mechanicla polishing)法在内,即使在装置方面也是极其重要的领域。     

松下电器公司开发分辨率为0.25μm的光刻技术

<正>据《Semiconductor World》1992年第8期报道,松下电器公司开发了分辨率达到0.25μm的KrF准分子激光光刻技术。该公司采用了新开发的化学增大型正性光刻胶和防反射工艺。获得了0.25μm的分辨率,1.0μm的焦深,图形线宽变动精度为±10％的结果。 化学增大型光刻胶的主要成分是碱可溶性苯乙烯树脂和光氧发生剂。通过对苯乙烯树脂的改良使准分子波长248nm的1μm厚度透射率从原来的17％提高到67％;表示光刻胶性能的γ值实现了3.5(原来为2.3)的高对比度;光氧发生剂使灵敏度由原来的30mJ/cm~2提高到15 mJ/cm~2。此外,随着溶解速度的加快,分辨率也有所提高。这样即使使用低孔径(NA=0.42)的准分子激光步进机,也可得到垂直状0.25μm图形和1μm的焦深。     

1.244GHz 0.25μm CMOS低功耗锁相环

采用TSMC公司的标准0.25μm CMOS工艺,设计并实现了一个全集成的1.244GHz低功耗锁相环,提出了一种锁相环相位噪声的行为级模拟方法.锁相环的核心功耗仅为12mW,输出时钟信号均方抖动为6.1ps,单边带相位噪声在10kHz频偏处为-106dBc/Hz.     

分辨率为0.25μm的激光扫描显微镜

西德Carl Zeiss公司最近制成了分辩率为0.25μm的激光扫描显微镜。如果加以改进,分辩率还可能提高。激光扫描显微镜的原理与扫描电子显微镜非常相似。它是用聚焦的激光束代替电子束,在样品表面扫描,用光接收器件探测反射光。由于光具有衍射极限,分辨没有电于束那么高。可是,这种显微镜不需要真空,没有电荷积垒问题,价格便宜等,不仅能用于半导体器件制作,在生物学领域内也可使用。通过改变激光束的封描角度,可使显象管上显示出来的图象改变八倍。英国牛津光电子公司制作观测     

A DESIGN OF 0.25μm CMOS SWITCH

Single-Pole Double-Throw （SPDT） broadband switch has been designed in a 0.25gm Complementary Metal Oxide Semiconductor （CMOS） process. To optimize the performance of isolation and insertion loss, based on normal design, the effects of Gate Series Resistances （GSR） on insertion loss and switching time are analyzed for the first time. The compatible GSRs are chosen by the analyses. The fabricated chips were tested and the results show the switch isolation from DC （Direct Current） to 1GHz exhibits 55dB and insertion loss lower than 2.1 dB.     

1.244GHz 0.25μm CMOS低功耗锁相环

采用TSMC公司的标准0.25μm CMOS工艺,设计并实现了一个全集成的1.244GHz低功耗锁相环,提出了一种锁相环相位噪声的行为级模拟方法.锁相环的核心功耗仅为12mW,输出时钟信号均方抖动为6.1ps,单边带相位噪声在10kHz频偏处为-106dBc/Hz.     

NEC新开发的0.25μm ASIC

ＮＥＣ最近开发了完全适用于片上系统 (ＳＯＣ :ＳｙｓｔｅｍｏｎＣｈｉｐ)需求的、采用最先进的 0 2 5μｍ (有效栅长为 0 18μｍ)ＣＭＯＳ工艺技术制作的ＡＳＩＣ—ＣＢ Ｃ10系列基本单元ＩＣ和ＥＡ Ｃ10系列内部阵列 (ｅｍｂｅｄｄｅｄａｒｒａｙ)。ＣＢ Ｃ10系列特点如下 :(1)最多搭载门数为 2 0 0 0门。 (2 )低功耗 :功耗为 0 0 4 μＷ门 ;ＭＨｚ (电源电压 :2 5Ｖ) ,与ＮＥＣ原制品相比 ,降低约 80 %。 (3)高速工作 :倒相器 (Ｆ10 1)的时延为 2 3ｐｓ (电源电压 :2 5Ｖ、扇出 :1) ,触发频率为 1 6ＧＨｚ。工作速度 (时钟速度 )可…     

砷化镓0.25μm PHEMT开关模型研究

借助于传统的FET等效电路模型,给出了0.25μm GaAs PHEMT的开关模型,并在ICCAP和ADS软件中,完成等效电路参数的提取与优化。通过对单刀单掷(SPST)开关的仿真和测试,表明,在0.1～20 GHz的频域内,其"开"态插入损耗误差、端口1和端口2的电压驻波比误差分别小于0.3 dB、0.24和0.19;其"关"态隔离度误差、端口1和端口2的电压驻波比误差分别小于1.9 dB、0.12和0.08。文中得到的PHEMT开关模型将有助于控制类单片集成电路的研究与开发。     

部分耗尽0.25μm SOI射频nMOSFET

结合多项用于深亚微米集成电路的新技术,提出了用于数GHz射频集成电路的SOI nMOSFET器件结构和制造工艺.经过半导体工艺模拟软件Tsuprem4仿真和优化,给出了主要的工艺步骤和详细的工艺条件.制作了0.25μm SOI射频nMOSFET器件,结构和工艺参数同仿真结果一致,测试获得了优良的或可接受的直流及射频性能.     

0.4～0.25μm时代的电极布线形成技术

<正> 1 前言关于 LSI 的高密度化,现以 DRAM 为例来说,则是从16M 开始至64M 出厂样品。对于逻辑电路来说,0.5μm 级的产品化正在开始。在 DRAM 中至256M 布线层数已达到3层,在逻辑系列器件中,自0.4μm 级以后,考虑到需要有4层到6层的多层布线技术,在横向高密度化的同时,向纵向方面的结构扩大问题就变得很重要了。电极布线形成技术其重要性在日益增加的同时也变得日渐复杂起来。另一方面,布线结构的多层化、复杂化,在其较难实现的同时,也招致 LSI 芯片成本的增大,这在 LSI 制造的整个成本中已占有了不可忽视的一部分。