基于FPGA 的PSRAM图像缓存结构的设计

近年来由于信息通信技术的高速发展,面对海量的数据,其存储对设备硬件和处理方式、方法都提出了更高的要求,各种新的技术不断地涌现,为数据的存储和处理提供了许多新的方法.分析传统图形缓存设计模式,设计了一种利用FPGA和新型存储器件PSRAM来实现数据缓存结构的新模式,为图像数据的处理和存储提供一种新的可行的方式.该方法具有结构简单、处理速度快等特点,具有一定的推广和应用价值.     

基于MIMO技术的视频缓存器设计

以XXilinxDDRIP为基础,采用MIMO技术设计了在EQAM调制器中控制DDRSDRAM的多进多出缓存器。给出了一个网络模型,对资源消耗进行了改进,实际测试表明达到了预期设计要求。     

基于DDR3的高速低功耗通用图像缓存设计

针对高动态CMOS图像传感器数据采集带宽压力大的需求,提出一种针对大量图像数据的高速低功耗通用缓存设计。该设计的控制核心为FPGA,数据源为高动态CMOS图像传感器,存储芯片为DDR3 SDRAM。通过分支预测、帧率匹配、优化解码、通用配置技术,该设计实现了高速缓存、低功耗以及在线配置存储格式。实际应用中,实现连续图像数据的稳定存储并显示,或指定输出一帧图像任意位置的数据,证明了系统结构的稳定性。通过系统级验证方案,分支预测对上位机的读出速度提升115倍,低功耗技术使电源功耗降低9.73%,通用配置技术准确完成在线配置。     

基于FPGA的DDR3高速图像缓存策略

为满足图像处理领域多帧累计成像对高帧频、高分辨率数据的实时的采集与缓存的要求,外接大容量DDR3,并充分利用其带宽是亟待解决的问题。结合Xilinx提供的MIG_v4.0IP核,引入读写FIFO和读写逻辑控制模块,提出了一种基于DDR3的读写访问策略,可以提高DDR3带宽的利用率。测试结果表明,在DDR3 PHY接口工作频率400M的情况下,带宽利用率可达到90%以上。不失一般性,本文提出的访问策略对普通的高帧率、高分辨率图像的高速缓存同样能够提供有益参考。     

基于IP核的FPGA FFT算法模块的设计与实现

介绍了一种基于IP核的FFT算法的设计与实现方法。FFT IP核允许设置不同的计算参数与结构,可以方便灵活地实现FFT算法。详细分析了FFT IP核的各个参数的意义。研究结果表明,应用FFT IP核能够设计出符合不同性能要求的高性能的傅里叶变换处理模块,缩短开发周期,节约成本。     

基于CPCI接口的图像采集卡的设计

针对图像采集对数据的可靠性、稳定性传输要求,利用PLX公司的PCI 9656作为CPCI的桥接芯片,以ALTERA公司的Cyclone Ⅲ型FPGA作为时序控制、数据缓存,实现了CPCI接口的专用图像采集卡的设计。     

多进多出的高速视频缓存器设计

以DDR SDRAM为基础,设计了在IPQAM调制器中使用的多进多出结构视频缓存器.对操作指令集进行了最简优化,并给出了带宽设计模型,最后提出了针对资源消耗和时序约束进行改进的设计结构.实际测试表明该系统达到了预期设计目标.     

通用接口控制器GPIO_WB IP核设计与实现

通用IO接口是SoC系统中非常重要的一种外围端口。本文完成了一种基于WISHBONE总线的GPIO_WB控制器IP核的逻辑设计和物理实现，较具体地介绍了GPIO_WB IP核的体系结构以及WISHBONE接口和DMA传输方式的设计方案，并对所设计实现的GPIO_WB性能及可重用性做了分析，结论表明，与已有的通用IO接口IP核相比，GPIO_WB IP核具有性能高、实现代价小、硬件简单、可重用性好、易于扩展等优点。     

激光图像采集存储器的设计与实现

激光图像以其高分辨率、抗干扰性强等特点得到广泛应用,但高分辨率同时表示信息量巨大,为满足激光图像的采集存储需求,设计一种针对激光图像的采集存储器。该采集存储器中,AVR单片机利用IIC总线设置激光图像采集模块工作模式,使其输出激光图像控制信号;选取FD2C13型FPGA作为控制器,通过可编程逻辑块、可编程输入输出块以及可编程互联资源块控制激光图像的传输与存储;同时通过FPGA模块中的RAM实施乒乓操作,通过调配缓存通道,提高激光图像信息吞吐量;利用压缩处理算法分块处理激光图像,基于图像矩阵像素偏差度概念和小波变换原理实现激光图像无损压缩;压缩后的激光图像通过FPGA模块控制存储在存储速度较高的MT41G07M14C3型号SRAM存储器中。实验结果表明,所设计采集存储器的采集量与存储量平均值分别为468. 4 W和408. 1 W,显著高于对比采集存储器,丢帧率降低50%以上,采集存储整体性能更优。     

基于PCI及DDR的光纤接口CCD图像采集卡设计

综合PCI、DDR、FPGA、光纤等技术,设计了一款远程高速CCD图像采集卡.采集卡用光纤传输信号,并使用DDR SDRAM作为数据缓存,采用 EP2C35F484C8芯片实现采集卡的逻辑控制以及DDR的控制器,采用PCI9054桥接芯片实现PCI接口.以Numega公司的DriverWorks作为开发工具开发了基于Windows下的WDM模型的系统驱动程序,用VC6.0开发了基于Windows平台的可视化应用程序.     

采用FPGA IP实现DDR的读写控制的设计与验证

本文采用LatticeXP系列FPGA结合IP解决DDRRAM的读写控制.并且在硬件上面进行了实际测试.     

一种基于DSO的DDR2深存储设计

深存储是数字示波器三大性能指标之一,应用DDR2能够提高数字示波器的存储深度。基于DSO的DDR2深存储技术,本文设计了由1GbitDDR2实现最大128MB存储深度的深存储系统,重点介绍了设计的整体思想,时钟控制设计以及DDR2数据读写控制等关键技术;同时,给出了DDR2深存储后的信号实时采集数据的实验结果并作了详细的分析。     

基于Cyclone系列芯片DDR实现

目前DDR作为一种成熟的技术已取得广泛应用,Altera公司包括Cyclone系列在内的多款FPGA芯片均提供对DDR支持。通过对基于Cyclone系列芯片DDR数据传输原理以及对综合使用宏函数模块2个DDR设计实例比较深入的分析探讨,为进一步的工程技术应用奠定了良好的基础。     

基于FPGA的DDR3 SDRAM控制器设计及实现

DDR3 SDRAM是第三代双倍数据传输速率同步动态随机存储器,以其大容量、高速率和良好的兼容性得到了广泛应用。文中介绍了DDR3的特点和操作原理,以及利用MIG软件工具在Virtex-6系列FPGA中实现DDR3 SDRAM控制器的设计方法,并进行硬件测试。验证了DDS3控制器的可行性,其工作稳定、占用资源少、可植性强等。     

基于DDR SDRAM的CTM算法与实现

高分辨率SAR实时成像的大数据量使得矩阵转置运算量激增,成为算法研究中的重要问题。本文结合DDR SDRAM的内部运行机制和读写时序,提出面向DDR SDRAM的最快列读取CTM(corner turning memory,矩阵转置)和读写均衡CTM算法,在无冗余存储器DDR SDRAM体系中获得满意的效果。     

基于FPGA的DDR3控制器设计

存 介绍了DDR3 SDRAM的技术特点、工作原理,以及控制器的构成。利用Xilinx公司的MIG软件工具在Virtex-6系列FPGA芯片上,实现了控制器的设计方法,并给出了ISim仿真验证结果,验证了该设计方案的可行性。     

视频格式转换系统中DDR控制器设计

提出了面向高清的视频格式转换系统,设计了一种基于状态机且适用于视频格式转换的DDR SDRAM控制器系统结构和状态转移控制流程.该控制器能实现2片DDR SDRAM乒乓读写切换,完成整个视频的传输.最后对控制器的电路进行了仿真,并在Xilinx的Spartan3E系列上实现了DDR SDRAM的连续读写,为集成电路技术...     

一种基于FPGA的DDR SDRAM控制器的设计

对DDR SDRAM的基本工作特性以及时序进行了分析与研究,基于FPGA提出了一种通用的DDR SDRAM控制器设计方案。在Modelsim上通过了软件功能仿真,并在FPGA芯片上完成了硬件验证。结果表明,该控制器能够较好地完成DDR SDRAM的读写控制,具有读写效率较高、接口电路简单的特点。     

视频解码器验证板的DDR SDRAM控制器的实现

DDR SDRAM是一种大容量,高速度的同步动态存储器,但是由于其对同步性的要求以及需要由控制字来控制的特点使得他与系统之间必须有一个接口来实现时钟同步和对DDR SDRAM进行控制.介绍了在用硬件实现H.264协议解码部分的FPGA验证中的DDR SDRAM控制器的实现.提出了一种适用于多用户访问的DDR SDRAM控制器的设计方案,为快速访问大容量存储器的电路设计提供了新的思路.