SOC芯片设计与测试

SOC已经成为集成电路设计的主流.SOC测试变得越来越复杂,在设计时必须考虑DFT和DFM.本文以-SOC单芯片系统为例,在其设计、测试和可制造性等方面进行研究,并详细介绍了SOC测试解决方案及设计考虑.     

RFIC芯片的测试与设计验证

射频芯片(RFIC)的性能极易受到键合线、外围元件与电路等片外因素的影响,通常一款商用射频芯片的设计需要经过从初始芯片设计、芯片测试验证、修正芯片设计的多轮反复过程。因此射频芯片在设计时就需要对IC电路、键合和片外元件电路进行综合考虑。根据这一特点,结合相关芯片的实践经验,讨论射频芯片测试与验证的一般方法和经验技巧,对RFIC的设计具有实用价值。     

触摸调光控制芯片的设计与测试

电力作为一种方便的能源广泛应用于我们生活的各个方面,于是电能的节能变得尤为重要。由于家用照明设计可以从控制方面实现节能,因此人们可以根据自己不同时间的不同需要来调节灯光的亮度来达到节约电能的目的。本文提出了一种应用于家用照明亮度的调节控制芯片的设计方案,首先分析顶层模块的功能,再将其功能分类细化,分配到不同的子模块去实现,利用CMOS电压比较器来实现了过零检测、系统时钟脉冲产生、触摸控制等操作,并通过仿真软件验证了设计模块功能的正确性,最后经流片测试芯片功能满足设计要求。     

系统芯片的可测性设计与测试

阐述了系统芯片(SoC)测试相比传统IC测试的困难,SoC可测性设计与测试结构模型,包括测试存取配置、芯核外测试层,以及测试激励源与测试响应汇聚及其配置特性、实现方法与学术研究进展,介绍了基于可复用内嵌芯核的SoC国际测试标准IEEE P1500的相关规约;最后,建议了在SoC可测性设计及测试中需要密切关注的几个理论问题。     

MCM市场中裸芯片测试对策

未测试芯片的低成品率或信得过芯片（ＫＧＤ）的测试成本代价导致了ＭＣＭ市场的缓慢发展。ＫＧＤ芯片能满足封装芯片标准，所以，半导体制造者们希望排除影响经济效益的技术障碍，从中寻求出路。本文从他们的角度对该形势作了分析。检测的要求范围包括：参数，功能，最高速度，温度升高和加速老化程序。这些测试可在裸芯片上进行或者最好是在完整片子图层上完成。     

用于芯片测试的环路滤波器设计

小数分频频率合成器在测试时必须外接一个环路滤波器电路与压控振荡器才能构成一个完整的锁相环电路。其外围电路中环路滤波器的设计好坏将直接影响到芯片的性能测试。以ADF4153小数分频频率合成器为例,研究了其外围环路滤波器的设计方法,给出了基于芯片测试的环路滤波器设计流程,并进行了验证测试。测试结果表明,该滤波器可满足小数分频频率合成器芯片测试的需要。     

数字电视信道芯片测试平台的设计

文章介绍了一个用于数字电视信道接收芯片测试的平台,论述了系统组成、硬件构成、软件流程及主机和从机之间的通信协议。     

面向系统芯片的可测性设计

随着集成电路的规模不断增大,芯片的可测性设计正变越来越重要。回顾了一些常用的可测性设计技术,分别讨论了系统芯片（SOC）设计中的模块可测性设计和芯片可测性设计策略。     

规划综合性强、性价比高的芯片测试策略

得益于芯片设计方法的不断提高，以及高密度工艺技术，如今生产的数字、模拟模块集成到一块芯片中的系统芯片，其尺寸小巧，功能强大。随之也引发了一个前所未有的挑战——生产商该如何测试这些芯片，且使测试过程高效廉价。正因为将多种功能模块集成到了一块芯片当中，使得传统的测试方法无法应用到系统芯片中去。为了解决系统芯片测试问题，一个更为全面、综合的测试方法产生了，这种方法更好地帮助实现从设计到测试的过渡，加快样片的质量验证，并能提高大批量产品测试的性价比。这种方法的核心是高效的测试开发能力，可以满足复杂测试的产量要求。此测试平台具有能适应复杂的模拟、数字测试性能的仪器。尽管系统芯片日趋复杂，这种方法通过有效地平衡设计与测试资源，向用户提供了更为有效的测试方案，缩短了测试时间。     

面向FPGA芯片开发的测试方法设计与实现

针对自主研发的SOI-CMOS工艺FPGA芯片VS1000,开发出一种FPGA测试工具(VVK)软件系统.VVK是借助Verilog HDL描述电路和UCF约束电路的特性开发并实现的全自动测试方法.其意义在于解决了设计FPGA芯片过程中面临的最冗繁棘手的验证和测试难题,可以实现FPGA全芯片、内部各种逻辑模块的功能结构的验证和测试.该工具可以用于FPGA流片前的行为级、晶体管级的仿真和验证、FPGA圆片测试、以及FPGA芯片抗辐照测试.验证和测试的结果证明了这套方法的正确性、高效性,同时这种测试方法也适用于其他架构FPGA的测试.     

高速芯片设计中的全速度（At—Speed）测试

在高速芯片的设计中，基于扫描链的全速度（at-speed）测试将会面临一些新的挑战。本文首先描述了芯片设计者对于at-speed测试的需求，以及设计小组在可测性设计中进行at-speed测试所面临的相关困难，在此之后，文章介绍了一种慢速移位、快速捕获的at-speed测试方法，文章最后讨论了该方法对于ATPG工具所提出的新的要求。     

基于DOB工艺的卫星导航抗干扰专用裸芯片测试板设计

针对卫星导航抗干扰专用芯片,为了在裸芯片封装前能够更快速地进行芯片功能测试,采用DOB工艺,将芯片裸片分别装联到常规矩形排列的PCB焊盘和优化后交错排列的PCB焊盘上,通过破坏性拉力实验对比发现,键合强度存在较大差异,经过优化的PCB焊盘设计更能满足DOB工艺需求,此外通过对比焊盘优化后承载裸芯片的PCB和承载封装后芯片的PCB电性能参数,验证了基于DOB工艺裸芯片测试的可行性,提高芯片测试效率,为芯片优化和上市节约时间,降低成本。     

移动芯片升级加速提升设计难度我国芯片产业亟待从基础上突破

近年来,移动芯片成为提升移动智能终端能力的关键点。在快速升级的过程中,芯片设计的难度在加大,而智能穿戴等市场对移动芯片设计的新需求也将影响未来芯片设计走向。本文旨在剖析移动芯片设计关键技术走向,对比我国与世界水平的实际差距所在,对我国下一阶段的移动芯片设计提出相关的策略建议。     

Sarnoff推出面向ESD优化的设计产品

Sarnoff Europe最近推出了两款产品TakeCharge设计套件及ESDdoctor，均面向无晶圆厂芯片设计中的静电放电优化。     

数字芯片设计的模拟验证

模拟是验证数字芯片设计的传统方法。随着设计规模及其输入数据量指数性增长，模拟时间越来越长。本文详细介绍了测试生成、模拟引擎和结果检查，同时简要介绍了智能模拟和三种模拟加速技术。     

SoC芯片测试设备现状

随着SoC应用的日益普及,对SoC测试技术提出了越来越高的要求,掌握新的测试理念、新的测试流程、方法和技术,是应对SoC应用对测试技术提出的挑战,适应测试发展趋势的必然要求。介绍了应对SoC测试技术挑战的基本方法和设备结构及几家设备公司SoC芯片测试设备概况。     

液晶屏显示驱动芯片测试技术研究

液晶屏显示驱动芯片广泛应用于数码产品领域,近年来与之配套的驱动芯片的需求量也大幅度增加。驱动芯片测试贯穿在芯片的设计、制造与应用的全过程中,是保证芯片品质的重要手段。由于驱动芯片不同于一般的通用芯片,通用测试手段无法用于该类芯片的测试,目前该技术主要掌握在国外企业手中,因此在驱动芯片设计与制造的产业链中,测试技术已成为制约发展的一个瓶颈。针对此背景,本文提出一套高效、实用测试方法,采用多通道与高压模拟通道同步测试技术、色阶测试技术、特殊封装的适应性技术和ATE等技术,可以实现减少测试费用、提高驱动芯片测试吞吐量的同时也能保证客户对芯片质量的严格要求。     

基于核的信息安全处理芯片可测性设计

从可测性设计角度讨论了信息安全处理芯片的芯片级测试控制器的设计以及相应核的可测性设计.综合结果显示,所设计的芯片级测试控制器所占用的面积代价非常小.