MC4044数字鉴相器的分析及应用

<正> MC4044鉴相器是数字锁相环路中得到广泛应用的一种脉冲鉴相器。它由三部分组成:1.对两路以脉冲形式输入的信号进行相位比较,即比相部分。以晶体振荡频率为基准频率,对压控振荡频率进行比相,两路信号的相位差决定比相部分输出脉冲的宽度。2.泵源部分:实质上泵源部分是一个电流源,其输出电流的有或无及时间长或短是由比相部分的     

爱立信基站中锁相稳频技术的应用

一、锁相稳频技术的原理介绍 所谓锁相稳频就是用一个标准信号源作为输入信号,用它去控制压控振荡器。当环路锁定时,压控振荡器的输出频率就锁定在标准频率上,这样,标准信号的抖动就被抑制掉了。也就是说,锁相环路输出的是一个干净的信号。 锁相环路由鉴相器（ＰＤ）、环路低通滤波器（ＬＰＴ）以及压控振荡器（ＶＣＯ）组成,其方框图如图所示。其工作原理如下：设标准信号和压控振荡器的输出信号分别为正弦和余弦信号,它们在鉴相器进行比较,鉴相器的输出电压是两者相位差的函数。环路低通滤波器滤除鉴相器中的高频分量,然后将输出…     

几种数字式鉴相器电路

鉴相器是锁相环的重要部件之一,其功能是检出输入信号与压控振荡器输出信号之间的相位差,变换成电压,用以控制压控振荡器的振荡频率。近年来,数字式鉴相器日益发展。由于这类鉴相器线性范围宽,输出纹波小,电路组成简单,易于集成化,调试方便,且大都兼有鉴频功能,在频率合成器中得到了广泛的应用。自931电流型鉴相器引入以来,国内对它的分析讨论有多篇报导,Racal公司也发表过该鉴相器的设计方法。另一种国外普遍使用的电压型集成化鉴相器MC4044,     

低频率电荷泵锁相环设计

设计一款音频范围内的电荷泵锁相环,采用动态D触发器鉴频鉴相器及电流舵差分输入电荷泵。压控振荡器采用了对电容充放电的形式产生震荡波形,实现低频输出。采用HHNEC BCD035工艺并用Cadence软件实现仿真,实现250 kHz频率锁定,锁定时间为80μs,锁定时相位差为75 ns且压控振荡器控制电压纹波为5 mV。     

锁相环电路

现参见图例,图1表示基本的取样保持鉴相器电路的波形。鉴相器产生的斜坡电压用锯齿波10表示,在参考脉冲即 R 脉冲出现的每一时刻,锯齿波到达零。在 R 脉冲之间,斜坡电压线性上升到最大值。当控制脉冲即 C 脉冲出现时,斜坡电压被取样和保持,(如虚线13所示),从而产生鉴相器输出。C 脉冲由压控振荡器驱动的分频器一类发生器来产生,C 脉冲频率是与鉴相器的输出成正比例的。如果 C 脉冲频率低于 R 脉冲频率,如图1所示,     

行鉴相器中的相位关系

1.从行鉴相器的工作原理分析在行扫描系统中,行鉴相器的输出电压信号U_(AFC)直接控制行振荡管的基极电位,从而控制行振荡频率。这种控制是在静态偏置电压的基础上进行的。鉴相器的动态输出信号正比于行同步脉冲与比较信号(由行逆程脉冲积分而得)的相位差。只要这二者有相位差,AFC电路就有一个校正电压输出。图1所示是平衡式鉴相器之一,其中T是分相管。由C_1、C_2、D_1、D_2、R_1和R_2等组成鉴相器。行逆程负     

一种多相延迟锁相环的自校准方案

芯片间数据传输速率的不断提高,导致系统对时钟信号的要求越来越高.延迟锁相环在各种高速通信系统中提供多相位时钟,其相位精度直接影响到数据的误比特率.然而,因鉴相器器件失配引起的相位误差问题在时钟频率提高的同时愈发明显.针对一种基于OTA的延迟锁相环电路鉴相器失配问题,提出了一种环路自校准方案,同时给出校准电路的Verilog-A行为级模型.当鉴相器中两个或门电路之间存在失配误差时,将会在OTA输入端以失调电压的形式引起输出相位偏移;校准电路能够对该失调电压实现检测与计算,并补偿至环路中,使得理想反馈时钟条件下,OTA输入端电压保持相同,压控延迟线延时不再改变,最终能够有效减小因鉴相器失配引起的输出时钟相位误差.基于TSMC 40nm CMOS工艺完成了4相DLL电路的设计,其工作频率范围能够达到10 GHz~12 GHz;联合校准电路模型,通过电路-模型混合仿真结果显示:校准前后,输出时钟相位误差均方值从300fs降低至30fs.     

一种低功耗快速锁定简易锁相式频率合成器

采用0.5 μm CMOS工艺,设计了一种简易锁相式频率合成器。采用“类锁相环”结构,在传统锁相环频率合成器的基础上,去除了电荷泵和低通滤波器。利用鉴频鉴相器的输出结果作为开关信号,控制压控振荡器的工作状态,使压控振荡器的输出信号在第N个周期返回鉴频鉴相器后立即被关断,直到下一个参考时钟周期来临。分析了电路的结构和工作原理,并对每个模块进行了理论分析。该频率合成器能够快速地产生固定的时钟频率,具有结构简单、功耗低、锁定时间短等优点。仿真结果表明,输入参考时钟为4 MHz时,该频率合成器的输出频率为15.96 MHz,功耗为2.96 mW,锁定时间小于1 μs。     

锁相环的谐波锁定

本文研究输入波形为偶函数周期波,压控振荡器的输出波形为奇函数周期波情况下锁相环的谐波锁定。首先,假定环路具有一阶滤波器,由输入及压控振荡器输出波形的谐波频率和振幅,导出了谐波锁定时的锁相环模型,以及求解谐波锁定特性的关系式。其次,以输入和压控振荡器输出均是方波为例,阐明了在谐波锁定状态下,无论锁定谐波次数为多少,鉴相器的特性都是相同的;谐波锁定频率范围与压控振荡器的锁定谐波次数无关,而与输入的锁定谐波次数的平方成反比等等。最后,阐明了谐波锁定牵引频率范围的求解,以及对于波形的占空系数和环路阻尼系数的依赖关系。     

GNSS快速驯服高稳晶振的设计与实现

基于各个领域对高精度时间频率信号的需求,实现了一种利用GNSS信号驯服高稳晶振的方法.采用3σ法则剔除测量相位差数据中的奇异值,并利用Kalman滤波对相位差数据进行滤波以抑制测量噪声.通过改变压控晶振的电压控制字对频率初始准确度为5×10-8的恒温晶振进行驯服,经过约600 s的快速驯服,使得晶振的频率准确度优于4....     

高速时钟倍增电路

从理论上说,时钟频率同步倍增是一项可以轻而易举完成的工作。一个简单的PLL(锁相环)和2个数字分频器——一个加在VCO(压控振荡器)之后,另一个直接加在鉴相器的输入端上——就可完成这项工作。这种配置十分灵活,可使时钟频率增大到任何有理数倍。     

一种同播发射机的基准频率源设计

根据同播系统对同播发射机的要求,提出了一种利用GPS秒时钟修正晶体振荡器频率漂移,实现高稳定度基准频率源的方法.该方法根据数字锁相原理,采用CPLD作数字鉴相器,通过测量GPS秒时钟与压控晶体振荡器(VCXO)时钟间的相位差,并将其转变为直流电压控制晶振频率,取得了频率稳定度优于2×10-9的成果,已成功应用于同播发射机中.     

一款低抖动宽调节范围锁相环频率合成器的设计

提出了一种基于SMIC公司0.18μm工艺、输出频率范围为1 GHz～3 GHz的低抖动电荷泵锁相环频率合成器设计方法.该设计方法采用一种新型自动调节复位脉冲的鉴频鉴相器结构,可以根据压控振荡器反馈频率自动调节不同的脉冲宽度,用以适应不同的输出时钟.仿真结果显示该器件能够有效降低锁相环频率合成器的抖动,其最大峰-峰值抖动为20.337 ps,锁定时间为0.8μs,功耗为19.8 mW.     

C波段锁相变频器模块

设计了一种采用锁相环技术的C波段变频器模块,其原理是输入的信号与压控振荡器(VCO)信号相混频,产生两个信号频率差的信号,这个信号与差频信号IF进行鉴频鉴相,产生的误差信号经环路滤波送入压控振荡器(VCO)的调谐端完成锁相,这时压控振荡器输出的信号就是需要的信号。采用这种技术,模块输出的有用信号与输入信号泄漏到输出端口的功率比在83dB以上,可以达到较好的效果,同时可有效避免使用体积较大的腔体带通滤波器。     

自动相位控制分频电路的稳定性

鉴相器为取样保持电路的自动相位控制系统之用途,是产生准确地等于基准频率的谐波或分谐波频率的压控振荡器输出。倍频时要求鉴相器以基准速率开关,而分频则控压控振荡器开关。其方法在参考文献1中作了较详细的讨论,并已有过某些应用。但分频时的稳定问题尚未作过研究,本文拟对比问题进行简单分析。要阐明的主要结论是最大容许控制范围随分频比而减小;与此相反的是倍频比并不影响稳定条件。分频时,脉冲序列是压控振荡器输出sin(ω_ot φ)的失真部分,基准信号为正弦信号-VsinMω_ot,其中M为整数(图)。     

实用锁相环的门限限制

锁相环经常在高噪声环境中用作恢复信号信息的门限扩展装置。在采用低噪声低偏移的滤波器和相位抖动很小的压控晶振的频带很窄的锁相环电路中,鉴相器在输入信噪比很低时的不良工作会限制电路的有效门限的扩展。本文讨论噪声对鉴相器工作的有害影响,并比较几种电路在低输入信噪比时的性能。文中推导了以不同的设计参数估算每种鉴相器门限值的公式。     

基于FPGA的压电变压器相位控制的设计与研究

与脉冲宽度调制(PWM)、脉冲频率调制(PFM)及PWM/PFM混合控制相比,压电变压器DC-DC转换器的相位控制法具有效率高,输出稳定等特点。该文基于现场可编程门阵列(FPGA)并行的特点设计了新型鉴相器,利用实测得不同负载下相位差与频率、占空比的关系曲线变化规律的一致性,提出了相位控制算法,实现了窄带(谐振频率附近1kHz内)条件下压电变压器(PT)谐振频率的跟踪和DC-DC转换器的稳压。以多层MPT300650L0和单层PT3906BR升压变压器为例进行了验证,实验结果表明,该文基于FPGA设计的压电变压器DC-DC转换器的相位控制方法不仅可行且具有通用性,当输入电压为3.3V时,输出电压为100V。     

数字集成电路用于线性相位检测

使用双稳态触发器的简易鉴相器,其输出往往是模糊的,亦即触发器的初始状态、输入信号相对于基准信号的相位通常是不确定的。本文介绍一种使用两个JK触发器和三个双输入端“或非”门电路构成的鉴相器,可在0°～360°范围内提供不模糊的线性输出。该电路一个输入端的相位(可超前或滞后于另一个输入端)保持与双稳态触发器的状态无关,无论信号是否连续加到鉴相器。在多卜勒测距实验中,曾要求设计一个具有这种特性的鉴相     

闭环压控振荡器的设计

压控振荡器在许多电子设备中得到应用。平显火控系统中的f_d信号发生器实际上可以认为是一个压控振荡器。其输入信号是—控制电压即频偏调制电压,输出是频率与输入电压成线性关系的正弦波。开环压控振荡器对于输出频率与输入电压之间的线性关系难以保证。现在采用的ICL8038是一集成压控振荡器,其线性度在10倍程的频率范围内较好,而在更大范围内则有所下降。另外,该器件输出频率的温度稳定性不够高,特别是国产5G8038尽管价格较进口的ICL8038便宜近十倍,但温度稳定性更差。本文介绍一种闭环压控振荡器电路,以稳定输出频率与输入电压间的线性度。     

一种电流模式多输入可控PWM比较器设计

提出了一种用于PWM(Pulse Width Modulation)控制器的比较器输出电路的设计,该电路基于电流模式控制,能够同时对三路输入信号进行比较输出并对输出信号进行锁存。为了在PWM控制电路启动的时候让输出脉冲占空比从小到大逐渐变化,比较器电路设计采用了一个反相输入端,两个同相输入端,其中一个同相输入端控制PWM比较器是否产生输出信号,从而可以降低开关频率,对PWM控制电路起到保护作用。仿真和测试结果显示该比较器能有效地控制PWM输出,并且占空比范围宽、延迟时间短。