共查询到11条相似文献,搜索用时 62 毫秒
1.
2.
简要介绍了一种小型的恒温晶体振荡器,通过对振荡参数的反复试验、修改,提高了振荡器的频率稳定度。提出一种新的设计理念,利用晶体谐振器与电感随温度变化对晶体振荡器频率所产生的不同影响,合理安排晶体振荡器内部的热场,调整晶体谐振器、热敏电阻及振荡参数的热平衡关系,在去掉恒温槽的情况下提高了温度频率特性,且大大缩小了晶体振荡器的体积。 相似文献
3.
4.
GPS校频的压控振荡器设计 总被引:1,自引:0,他引:1
提高压控振荡器(VCO)的频率稳定度和噪声抑制能力,是基于反馈控制原理与GPS驯服校频技术频标产生电路获得高稳定度、高准确率的标准频率信号的关键。综合差分对型VCO,LC型VCO的优点,研究压控振荡器的噪声与频率调节范围及稳定时间的关系,设计一种全差分结构的LC型压控振荡器(使用COMS电容阵列作LC元件),具有较高的电源噪声和衬底噪声抑制能力。仿真结果表明,该压控振荡器的频率稳定时间短,准确度锁定在GPS标准的准确度上。 相似文献
5.
6.
以一个频率覆盖30MHz的高频权电容编码压控振荡器为例,介绍了用权电容编码方法展宽普通LC压控振荡器频率覆盖的原理和技术,并介绍了这种权电容编码压控振荡器在频率合成器中的应用技巧。 相似文献
7.
8.
《Microwave Theory and Techniques》1956,4(2):116-121
This paper shows that in this new frequency standard system the multiplication is made by synchronizing oscillation, which is achieved by quenching a microwave oscillator with a standard quartz-crystal oscillator. The output frequency spectrum of this synchronizing oscillator includes only integral multiple frequencies of a quartz-crystal oscillator. Each spectrum can be utilized as standard frequencies. Theoretical calculations and experimental results are also described here. And to avoid the influence of noise voltage on the build-up of the quenching control microwave oscillator, the double modulation system is used, which is controlled and intermitted simultaneously by both f1 voltage (output of the low frequency standard) and n1 f1 voltage (n1 is an integer). By this double modulation method we can understand that the build-up and the stop of the microwave oscillation are exactly controlled by the constant phase of the waves from the standard generator, and also the experimental results of this are described. As an application of this new system, a method of precise frequency measurement is also described. 相似文献
9.
研发了高精度铷频标芯片SoC实现中应用的一种紧凑型直接数字频率合成器(DDFS).为了减小芯片面积和降低功耗,采用正弦对称技术、modified Sunderland技术、正弦相位差技术、四线逼近技术以及量化和误差ROM技术对相位转正弦的映射数据进行了压缩.利用这些技术,ROM尺寸压缩了98%.采用标准0.35μm CMOS工艺,一个具有32位相位存储深度和10位DAC的紧凑型DDFS流片成功,其核心面积为1.6mm2.在3.3V电源下,该芯片的功耗为167mW,无杂散动态范围(SFDR)为61dB. 相似文献
10.
研发了高精度铷频标芯片SoC实现中应用的一种紧凑型直接数字频率合成器(DDFS) . 为了减小芯片面积和降低功耗,采用正弦对称技术、modified Sunderland 技术、正弦相位差技术、四线逼近技术以及量化和误差ROM技术对相位转正弦的映射数据进行了压缩. 利用这些技术,ROM尺寸压缩了98%. 采用标准0.35μm CMOS工艺,一个具有32位相位存储深度和10位DAC的紧凑型DDFS流片成功,其核心面积为1.6mm2. 在3.3V电源下,该芯片的功耗为167mW, 无杂散动态范围(SFDR)为61dB. 相似文献