基于IEEE 1149.4标准的模拟电路功能性测试模型研究

IEEE 1149.4混合信号电路边界扫描测试总线标准为模拟电路的可测性设计提供了一个基本的框架,但具体的实现方法需要研究人员进行设计。用开关矩阵、单片机、dds芯片构成了基于IEEE 1149.4标准的模拟电路功能性测试模式。经可控性、可观性试验,能够反映IEEE 1149.4标准中针对模拟电路的边界扫描构架与思想,为更多将边界扫描应用于模拟电路的可测性设计中去,打下了良好的基础。     

模拟电路边界扫描功能性测试模型研究

边界扫描技术在数字电路中已经基本成熟,但在模拟电路中还涉足较少。为了提高模拟电路系统的可靠性和可测性设计,对模拟电路面向功能性测试的边界扫描模型进行了研究,结合IEEE1149.1标准框架结构和IEEE1149.4标准混合信号测试总线思想,提出了利用数字寄存器控制模拟开关的边界扫描单元结构,设计了面向功能测试的模拟电路边界扫描模型,简化了测试存取口,降低了测试难度,同时构建了模型测试平台,实现了模型的功能测试功能。     

STA400TEP芯片在模拟电路BIT设计中的应用研究

在大规模集成电路中,模拟信号的测试是一个重点和难点;介绍了IEEE1149.4混合信号测试总线标准和支持IEEE1149.4标准的STA400TEP边界扫描芯片,对STA400芯片在模拟电路机内测试中的应用进行了研究,提出了一种基于子网络撕裂诊断法的边界扫描结构置入的测试性设计方法,并以某驱动电路为研究对象对此方法进行了实验验证,实验结果表明STA400TEP的置入能够实现电路板的可观性和可控性,能够准确地将故障定位到子网络中。     

基于IEEE1149.4的模拟集成电路性能测试技术研究

针对模拟集成电路内建自测试困难和故障诊断约束条件复杂的问题,设计了基于IEEE1149.4边界扫描标准的模拟集成电路性能测试系统;该方案扩展了标准中的模拟边界扫描模块和测试总线电路,并由控制器内部向被测电路施加激励,通过充分利用电路系统中已有数模混合资源,在添加极少的电路元件的基础上,实现了基于FPGA的模拟集成电路性能测试系统;实验选取集成滤波芯片MAX292被测电路测试,其频率特性的测试结果误差均小于5%,表明了该测试方案的正确性、系统测试的有效性和通用性。     

基于单片机的边界扫描实验系统的设计与实现

为了将边界扫描技术构架更好地应用于电路可测性设计中,在介绍边界扫描结构、测试基本原理的基础上,提出了运用单片机模拟边界扫描时序,控制被测电路进入相应边界扫描状态的方法;利用模拟开关控制整体扫描链路的转换,同时结合现有CPLD下载电路,完成了被测电路核心逻辑、外围管脚的设置,最后实现了基于IEEE1149.1测试访问门和边界扫描结构标准的边界扫描实验系统;实验系统可以完成IEEE1149.1的所有边界扫描测试,并具有实现简单、操作灵活等特点。     

基于边界扫描的混合信号电路可测性结构设计

在深入研究IEEE1149.1及IEEE1149.4标准的基础上,设计并实现了符合标准的混合信号电路边界扫描可测性结构各组成部分,包括测试访问口控制器、数字边界扫描单元、模拟边界扫描单元、测试总线接口电路及测试寄存器;构建验证电路进行了测试验证。测试结果表明,所设计的混合信号电路可测性结构是可行的,并可以应用到混合信号电路中提高电路的可测试性。     

基于IEEE1149.4的差分测试方法的研究与应用

IEEE1149．4标准（DOT4）为解决数模混合电路的边界扫描测试提供了有效的方法,对于数模混合差分电路的互联测试,一直是数模混合电路中巨联测试的重点之一,介绍了一种基于此标准的差分互联电路的测试方法以及差分模拟边界扫描单元的应用,对混合差分电路实现了简荤互联和扩展互联的边界扫描测试,从而提高了差分电路互联测试的能力。     

适用于高级数字网络测试的边界扫描芯片特性研究

为解决高级数字网络交流耦合/差分的故障检测问题,对高级数字网络测试边界扫描标准(IEEE1149.6)进行了研究;针对符合IEEE1149.6标准的典型元件,基于测试结构和测试指令两个方面,简要阐述了高级数字网络的边界扫描测试原理;并对典型元件进行了特性参数分析与测试结构仿真;仿真结果表明:1149.6结构芯片可以实现对交流耦合差分通道中测试信号的边沿检测;最后通过实际的电路测试实验,给出了电路测试设计方法,为熟知边界扫描技术的设计者提供了有价值的参考.     

基于IEEE1149.4标准的K节点故障诊断方法研究

IEEE1149．4标准为解决数模混合电路的边界扫描测试提供了有效的方法;在IEEE1149.4标准所提出的模拟互连测试结构的基础上,结合K节点故障的可测性原则和测试节点选择方法,实现对常规的复杂无源模拟电路网络进行符合IEEE1149.4标准的可测性设计进行故障诊断,并通过实例验证该方法的有效性。     

混合信号电路可测性结构研究

在深入研究IEEE1149.1及IEEE1149.4标准的基础上,对基于边界扫描的混合信号电路的可测性结构进行了探索;对所设计混合信号电路可测性结构用可编程逻辑器件及外部模拟电路进行硬件的具体实现,构建了验证模块DOT4MBST;同时以DOT4MBST与IEEE1149.4工作组提供的标准验证芯片为核心对同结构的混合信号电路构建了验证电路;最后对验证模块DOT4MBST及验证电路进行了测试验证,测试结果表明,所设计的混合信号电路可测性结构是可行的,并可以应用到混合信号电路中提高电路的可测试性。     

基于PCI总线的超大规模集成电路边界扫描测试系统

采用现场可编程门阵列（FPGA）和PCI9052目标接口芯片，实现了符合PCI总线规范和IEEE1149．1标准的超大规模集成电路边界扫描测试系统，具有对系统级、PCB级和芯片级集成电路进行边界扫描测试的功能，结构简单、速度快、工作可靠。     

混合信号总线测试方法及应用研究

简要介绍了混合信号测试总线IEEE1149．4标准和KLIC混合信号总线测试用的实验芯片。使用本研究室开发的混合信号边界扫描测试系统对KLIC实验芯片进行了简单互连、扩展互连测试和CLUSTER测试等。测试结果表明，IEEE1149．4测试总线在这些测试中是非常成功的，并同时指出了其局限性。     

基于虚拟扫描链的混合信号电路测试方法研究

针对目前存在的混合信号电路测试效率不高的现象,在混合信号测试总线(IEEE1149.4标准)基础上引入虚拟扫描链的思想,并构建了一种混合信号虚拟边界扫描测试结构,在详细阐述该结构的工作原理基础上,在Quartus II软件中对混合信号虚拟边界扫描测试结构的功能性测试流程进行了仿真;通过仿真验证表明该结构完全兼容IEEE1149.4标准中的指令,对促进边界扫描技术的发展具有积极的意义。     

IEEE1149.4测试系统的研究与设计

分析了符合IEEE1149.4标准IC的工作机制及其对测试系统的功能需求,设计了符合IEEE1149.4标准的测试系统,重点论述了IEEE1149.4测试系统的设计方案。测试系统的仿真和运行表明,该系统具有对系统级、PCB级和芯片级电路进行简单互连测试、差分测试和参数测试等功能,设计方案正确,结构简单。     

可测试性设计技术在一款通用CPU芯片中的应用

可测试性设计(Design-For-Testability,简称DFT)是芯片设计的重要环节,它通过在芯片原始设计中插入各种用于提高芯片可测试性的硬件逻辑,从而使芯片变得容易测试,大幅度节省芯片测试的成本。文中介绍了在一款通用CPU芯片的设计过程中,为提高芯片的易测性而采取的各种可测试性设计技术,主要包括扫描设计(ScanDesign)、存储器内建自测试(Build-in-self-test,简称BIST)以及与IEEE1149.1标准兼容的边界扫描设计(BoundaryScanDesign,简称BSD)等技术。这些技术的使用为该芯片提供了方便可靠的测试方案。     

边界扫描在PCB缺陷测试中的应用

硬件系统的规模越来越大，复杂程度越来越高，对其进行测试也越来越困难，边界扫描技术很好地解决了传统测试的不足。通过分析边界扫描技术在PCB缺陷测试中的应用原理，提出了一种可以广泛应用、低廉高效的边界扫描测试方法-PPT，实现对系统级、PCB级和芯片级集成电路进行边界扫描测试的功能。