基于SOPC的边界扫描测试控制器IP核设计

在研究边界扫描数字电路测试技术标准IEEE1149.1的基础上,采用SOPC设计技术,用FPGA设计实现了一款基于Avalon总线的边界扫描测试总线控制IP核,与其它复用IP核可形成以NIOS Ⅱ处理器为核心的通用数字电路边界扫描测试控制器,该控制器产生符合IEEE1149.1标准的测试信号控制被测边界扫描系统,进行各种边界扫描测试;该IP核的成功设计,为基于边界扫描的电子系统机内自测试系统的实现,奠定了坚实的应用基础。     

边界扫描主控器MCU设计与实现

通过对边界扫描测试过程以及TAP的16种状态的分析,总结出边界扫描测试的核心操作,归纳出相应的核心指令,设计出一种边界扫描测试主控器的MCU控制器,并用FPGA实现。由于采用了控制器的实现方式以及具有扫描长度设置指令使得具有测试自动化程度高、灵活高效、成本低的优势。另外还单独配有指令用于和BIST功能配合。     

基于IEEE1149.1标准的边界扫描控制器的设计

为克服传统基于PC机的边界扫描测试系统所具有的独立性差,测试速度慢等缺点,从IEEE1149.1标准及边界扫描测试的功能需求入手,将边界扫描测试技术与SOPC技术相结合,提出了一种灵活、高效的嵌入式系统解决方案;该方案从IEEE标准及边界扫描测试的功能需求入手,设计了边界扫描测试系统的核心--边界扫描控制器,论文对该控制器的设计是采用自顶向下的模块化设计思想,VHDL语言描述实现;并将该控制器嵌入在具有Nios软核CPU的FPGA上,提高了系统设计的灵活性及边界扫描测试的速度;仿真结果表明该设计方案是正确可行的.     

边界扫描测试系统软件设计与实现

为推动边界扫描技术在故障诊断领域中的应用,对边界扫描测试技术进行了研究,设计并开发了一种基于VXI总线的边界扫描测试系统;文章介绍了边界扫描的基本结构和测试原理,并重点介绍了开发边界扫描测试系统软件的流程;实验结果表明,开发的边界扫描测试系统能够利用器件的边界扫描描述文件,自动生成测试向量并完成对数字电路的测试以及故障诊断等任务,同时可以对设置的故障进行精确的定位和隔离。     

基于USB接口的边界扫描测试控制器设计

边界扫描测试技术是目前一种主流的可测性设计技术,它以特有的结构和检测方法克服了复杂数字电路板测试的技术障碍,能大大提高数字电路的可测试性;采用DSP和边界扫描总线控制芯片74LVT8980设计了边界扫描测试控制器,该控制器采用USB总线与计算机进行通信,实现USB通信协议与边界扫描总线协议的自动转换,测试数据能够自动加载、采集和诊断;实际测试表明这种方法具有方便、快捷、即插即用的特点.     

高速边界扫描主控器设计

分析边界扫描测试技术的工作机制和对测试支撑系统的功能需求,提出一种基于USB总线的高速边界扫描测试主控器的设计方案.利用CY7C68013作为USB2.0接口控制器,使用CPLD实现JTAG主控硬核,完成JTAG协议和USB总线协议的相互转换.JTAG的TCK时钟频率可调,最高可达48 MHz.用户可利用该边界扫描控制器方便高效地进行边界扫描测试.     

高速边界扫描主控器设计

分析边界扫描测试技术的工作机制和对测试支撑系统的功能需求,提出一种基于USB总线的高速边界扫描测试主控器的设计方案。利用CY7C68013作为USB2．0接口控制器,使用CPLD实现JTAG主控硬核,完成JTAG协议和USB总线协议的相互转换。JTAG的TCK时钟频率可调,最高可达48MHz。用户可利用该边界扫描控制器方便高效地进行边界扫描测试。     

支持SJTAG的边界扫描测试系统

本系统将IEEE 1149.1标准测试总线扩展为一个多扫描链的测试总线环境,能够快速对多板进行测试,准确定位故障位置和类型。相对于单一连续扫描链测试系统,支持SJTAG的本系统提高了测试吞吐量,能够隔离系统中某个暂不测试的板并对其余板进行测试访问,整体上提高了测试故障覆盖率,并且能够更精确地定位故障。     

边界扫描技术在高速列车信号控制电路板测试与诊断中的应用

中国最近几年对高速铁路的投入和重视程度举世瞩目.列车作为高速铁路的运输载体,其质量尤为重要,控制系统中的信号控制板作为高速列车的“大脑”,其可靠性直接决定了整车的安全性.由于大量采用BGA、QFP封装的FPGA、DSP芯片导致测试途径有限、测试覆盖率较低等缺点,提出了将边界扫描技术与PXI总线标准仪器相结合的方法,对信号控制板进行有效的测试,可显著提高测试覆盖率并实现元器件级的故障诊断,同时减少测试时间.     

基于JTAG标准的边界扫描在通用CPU中的设计

剖析了JTAG标准的精髓,分析了其组成,功能与时序控制等关键技术,结合一款通用CPU的具体要求,给出了一种实现JTAG结构的具体方法,并介绍了其功能测试的方法。     

一种以太网边缘扫描控制器设计方案

利用嵌入式技术开发了以太网边缘扫描控制器,该控制器实现了以太网接入功能,可以测试任何符合IEEE1149．1标准的器件、电路板和系统。     

基于IEEE1149.4的混合信号边界扫描测试控制器设计

简要介绍了IEEE1149.4混合信号测试总线及其特点,并根据该标准定义的测试结构对混合信号电路的测试方法进行研究,设计出符合IEEE1149.4标准的边界扫描控制器及其验证电路,实验结果表明该测试控制器能实现对混合信号电路板的测试,大大提高了混合信号电路板的可观性和可控性.     

基于SOPC的嵌入式工业以太网控制器设计

随着工业以太网的广泛应用,嵌入式系统在控制领域越来越得到重视。针对传统微处理器平台中存在的接口速率瓶颈问题,提出采用基于SOPC技术的NIOS处理器来解决这个问题,实验证明该控制器在工业以太网中具有很好的应用价值。     

基于SOPC及IEEE1394的高速数据采集系统

本文介绍了一种基于SOPC与IEEE1394技术的数据采集系统的设计,它具有高速率、可重构等特性,能够实现数据采集、数据传输、指令注入、状态监测等功能。本系统已经在CCD相机的数据采集与控制上获得成功应用,稍加改变就可以推广应用于各种需要高速数据采集传输及控制的场合中。     

成像声纳中基于SOPC的以太网高速数据传输设计

在Xilinx公司的Virtex-5FX70T芯片上设计了一种千兆以太网数据传输方案,在该芯片内嵌的PowerPC处理器上移植了VxWorks操作系统,采用SOPC技术使FPGA无缝连接千兆网卡。实际测试结果表明,通过减少系统开销、优化网络通信性能,本文设计方案的数据传输速率不仅达到系统传输速率要求61．44Mbps的4倍,并且方案的接口灵活可变,能满足其他多种高速网络通信的需求。     

基于SOPC的单芯片云控制器

本文提出基于可编程片上系统在FPGA中实现单芯片云控制器的设计方法。将定制处理器系统加入硬件设计实体,生成硬件配置文件,编写调试云控制器代码,生成软件配置文件,再利用二者生成最终的配置文件并下载到FPGA配置芯片中,实现单芯片云控制器,具有接口灵活,扩展性强,体积小,成本低等优点。     

基于嵌入式SOPC的ABS控制器设计

SOPC作为一种特殊的嵌入式微处理器,它融合了SOC和FPGA各自的优点,并具备软硬件在系统可编程、可裁减、可扩充、可升级等功能。利用EDK工具在FPGA上设计了以NIOSII为处理器的嵌入式ABS控制器,说明了控制器的硬件和软件设计,并介绍SOPC嵌入式系统软硬件协同开发的设计方法和流程。