基于改进的CORDIC算法的FFT复乘及其FPGA实现

根据定点FFT中旋转因子所对应的CORDIC旋转方向可预先求解的特点,改进了CORDIC算法中旋转方向的计算方法,在节约乘法器资源的同时兼顾了速度与精度的要求,并基于改进的CORDIC算法,利用FPGA实现了这种FFT复乘模块。仿真结果表明该设计可行,具有一定的实际意义和应用前景。     

基于FFT谱分析测频算法的FPGA实现

在信号频谱分析试验中,通过FPGA实现FFT。在MAX＋plusⅡ系统环境下,介绍了流水线结构FFT的蝶形单元设计,详解了旋转因子的生成,通过地址产生单元和块浮点单元实现了运算结果的输出,并将其输出结果与Matlab结果进行比较。     

FFT处理器的FPGA设计方法

本文阐述了FFT的原理及FFT处理器的结构，深入分析了算法实现过程中数据传输的特点，在一般的实现结构上做了改进，主要介绍利用FPGA及状态机设计方法实现FFT算法，给出了FFT处理器中每个模块的具体设计方法。     

采用CORDIC流水线结构的FFT处理器的改进

CORDIC流水线结构因其高吞吐率及规整性,而很适合于FFT蝶形运算,但其缺点是耗资源多,本文从FFT中旋转因子固定不任意的特点出发,根据CORDIC基本旋转角度与缩放因子的对应关系和缩放因子之间的转换规律,对CORDIC流水线结构进行了改进,在蝶形运算速度不变的情况下,进一步减少所耗资源,在字长为16位的FFT中,每个旋转因子可用25位的控制序列来替代,从而使每个旋转因子的存储空间由32位减少到25位。     

混合CORDIC在分裂基FFT中的应用

提出了一个基于CORDIC的分裂基FFT/IFFT处理器来计算2048/4096/8192点DFT。蝶形处理器的算术单元和旋转因子产生器采用CORDIC算法实现,所有的控制信号在片内产生。相比于存储旋转因子所需的ROM,CORDIC旋转因子所用ROM尺寸更小。与传统的FFT实现相比功耗减少了25%。     

一种高速定点FFT处理器的设计与实现

提出了一种高速定点FFT处理器的设计方法,此方法在CORDIC算法的基础上,通过优化操作数地址映射方法和旋转因子生成方法,每周期完成一个基4蝶形运算,具有最大的并行性。同时按照本文提出的因子生成方法,每个周期可生成3个旋转因子,且硬件实现简单,无须额外的ROM资源。整个系统采用Xilinx公司的XCV2P30仿真,系统频率达到了130MHz,对于1k点16位的复数FFT需要9．8μs,16k点需要221μs,优于目前绝大多数已有的FFT处理器。     

高速FFT的蝶形单元和地址生成器优化

提出了FFT处理器的蝶形单元和地址发生器优化方案。通过改进Wallace树型加法器阵列结构,提高了蝶形单元乘法器的工作频率。提出了地址快速生成算法,该算法在快速产生地址的同时降低了读取旋转因子ROM的功耗。在Xilinx的Vertex-II系列FPGA上实现,该处理器可以稳定工作在150 MHz时钟下,速度满足设计指标。     

一种改进FFT算法在DSP上的实现

快速傅里叶变换(FFT)是数字信号处理中最为重要的工具之一。而在具体硬件实现中,如何减少内存引用次数,以降低功耗具有更重要的意义。论文以基2按时间抽取FFT为例,在深入分析旋转因子性质的基础上,提出了一种改进FFT算法可以减少旋转因子的引用次数,消除冗余的内存引用,并给出了在DSPVC5402平台上的实验数据。表明了该算法是切实有效的。     

基于FPGA的高速实时FFT处理器设计

为满足机器人敏感皮肤实时信号处理的要求,系统采用FPGA来实现快速傅里叶变换(FFT)算法。本文在分析了基-2FFT算法的基础上,采用同步流水线结构,利用现场可编程门阵列(FPGA)完成256点16位复数点FFT。实验结果表明,使用FPGA实现FFT具有很好的实时性,能满足机器人敏感皮肤实时信号处理的要求。     

FFT实时谱分析系统的FPGA设计和实现

采用按时间抽选的基4原位算法和坐标旋转数字式计算机(CORDIC)算法实现了一个FFT实时谱分析系统。整个设计采用流水线工作方式,保证了系统的速度,避免了瓶颈的出现;整个系统采用FPGA实现,实验表明,该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力,可以广泛地应用于数字信号处理的各个领域。     

基于存储技术的高速嵌入式处理器的设计与实现

SoPC(片上可编程系统,System on a Programmable Chip)在嵌入式系统中有着广泛的应用,通常用FPGA(现场可编程门阵列,Field Programmable Gate Array)实现.一类嵌入式处理器,例如小波变换处理器、压缩和解压缩处理器、FFT处理器,都可以采用基于存储技术的设计方法.FPGA的片内存储资源相对较少,如何有效地利用FPGA的片内存储资源实现高速的嵌入式处理器成为需要研究的问题.文中以FFT处理器为例说明这种方法的有效性,通过采用一种地址映射调度策略和两种无冲突操作数地址映射方式,减少了所使用的FPGA片内存储资源,提高了处理速度.该FFT处理器在实际系统中起到了关键作用.     

基于FPGA的数据采集及传输系统的设计

在目前使用的芯片中,各种嵌入式芯片大部分都是功耗较高或是输出较慢。为此,本文采用Altera公司的FPGA芯片EP1C6Q240C8作为主要控制芯片,采用Verilog HDL编程,以AD976A芯片进行模数转换,然后在FPGA芯片中进行存储处理,并进行高速输出。通过这种设计方法,可以在数据采集及传输上实现低功耗和高速度,并且开发周期短,费用低。     

星载海洋雷达高度计中基于FPGA的FFT运算模块的实现及性能分析

FFT运算是星载海洋雷达高度计实时跟踪处理的重要步骤，现代高分辨率雷达高度计要求处理速度更高，这时如果采用软件来进行FFT运算会导致处理时间过长。考虑到上星的需要，提出了一种采用FPGA技术来硬件实现高度计的FFT运算方法，理论和实验结果证明，采用此技术完全能满足高度计有关精度和处理速度的要求，解决了高分辨率星载雷达高度计控制中的一项关键的技术问题。     

基于FPGA的数字滤波系统设计

为研究基于FPGA的数字滤波系统的设计与实现过程,根据数字滤波系统的基本工作原理在芯片内部设计了模数转换采样控制、基于分布式算法的FIR滤波器以及基于FFT IP核应用的频谱分析电路等功能模块,并给出了QUARTUS Ⅱ平台上的系统设计时序仿真波形.实验结果表明,相比于一般实现方法,基于FPGA实现的数字滤波系统具有高速灵活的优点,FPCA可广泛应用于高速数字信号处理领域.     

无源侦察传感器宽带信道化接收技术研究

信道化接收机是无源侦察传感器系统的核心,研究了基于多相滤波结构的信道化接收机的数学模型,并由此模型设计了一个多信道模拟系统,利用现场可编程门阵列（ FPGA）对抽取、滤波、快速傅立叶变换（ FFT）等模块进行了设计,解决了信号高速实时处理与FPGA处理速度之间的矛盾。最后用仿真实验结果验证了模型和系统实现的正确性。     

基于超大规模FPGA的FFT设计与实现

在宽带数字接收机中,需要对数字检波输出的信号流进行实时FFT运算。提出了一种用于宽带数字接收机的基于Xilinx的Virtex-IV芯片的高速FFT的设计与实现方法,采用了多级串行流水线结构及优化的数据存取方式,设计出用单片FPGA实现了2048点实数的FFT方案。其完成2048点FFT的时间约为4.57μs,能很好地满足系统处理的实时性要求,在工程实践中有很大的应用前景。     

基于USB2.0的数据采集卡

本文利用高速A/D器件、FPGA和USB控制器设计了一个高速数据采集卡。系统利用高速AD器件和FPGA来完成前端的数据转换和存储。数据先被存储在外部FIFO中,之后由USB控制器将缓存中的数据通过GPIF方式快速读入并通过USB接口传递给上位机,最后由上位机完成后端的相关处理。     

基于FPGA的二维FFT图像边缘增强设计

在处理图像类信息时,图像细节往往能传达更多信息,是人们较为关注部分。针 对在光照不理想的条件下,传感器采集到的图像对比度低、细节难以分辨的问题,提出一种基 于现场可编程门阵列(FPGA)的二维快速傅立叶变换的图像边缘提取及增强方法。通过模块化设 计,完成 4 路并行 512×512 点快速傳里叶变换(FFT)运算处理器设计,并通过 FFT 模块复用减 少 FPGA 内资源消耗,同时实现图像频谱的高通滤波算法及傅立叶逆变换算法。经过仿真与实 验,确定该方法有效可靠,实时性强,可以满足工业上图像处理的需求。     

基于FPGA的滚动轴承故障诊断算法应用研究

随着科技的进步,机械设备逐渐朝着精密化的方向发展,如果维护不及时设备就有可能会出现机械故障而没有被察觉(特别是早期故障),严重时会造成经济损失,因此设备运转过程中最好对其进行实时监控。采用FPGA作为处理器,运用相关算法实现故障诊断具有明显的速度优势。主要围绕滚动轴承的故障诊断算法实现展开研究。重点研究了小波变换、希尔伯特变换和FFT变换的FPGA实现方法,并且用实验与轴承故障数据验证了该算法的可靠性。