嵌入式计算机系统软/硬件协同设计技术研究

随着我国计算机与微电子技术的发展,嵌入式计算机系统渗透到日常活动中的方方面面,其中最为简单的就是移动支付技术,简简单单的一个支付行为,依靠的是嵌入式计算机系统的复杂运转,通过软件后台加上硬件平台的支持,有效地提升了信息内容传递的速度.我们日常生活中消费电子、智能家电、通信设备、人工智能及工业控制等多个领域都是嵌入式产品...     

嵌入式系统的硬件／软件协同设计

嵌入式系统的硬件／软件设计方法已成为影响最终系统成本,性能,功能度以及可制造性的关键因素,协同设计改变了传统的设计方法,它根据系统规格要求和限制条件划分硬件和软件模块,将硬件／软件开发的结合得更加紧密,因而确保了应用系统整体性能的综合优化。     

嵌入式系统的软硬件协同设计

随着电子系统的复杂化，系统设计已成为一门重要学科。传统的反复试验法已经越来越不适应时代的关键。近年来，发展迅速的软硬件协同设计技术越来越受到人们的重视。它是在系统目标要求的指导下，通过综合分析系统软硬件功能及现有资源，最大限度地挖掘系统软硬件之间的并发性，协同设计软硬件体系结构，以使系统工作在最佳工作状态，本文系统地阐述了软硬件协同设计技术的特点及设计过程中应该注意的问题。     

SoPC与嵌入式系统软硬件协同设计

软硬件协同设计是电子系统复杂化后的一种设计新趋势,其中SoC和SoPC是这一趋势的典型代表。SoPC技术为系统芯片设计提供了一种更为方便?灵活和可靠的实现方式。在介绍系统级芯片设计技术的发展由来后,重点介绍SoPC设计系统芯片中的软硬件协同设计方法,并指出它比SoC实现方式所具有的优势。     

嵌入式系统的协同设计

1.引言嵌入式系统是由软件和硬件两部分组成的专用控制系统。除了微控制器外,嵌入式系统还包括专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)等。它广泛应用于消费类电子产品、通讯系统、车辆控制、遥感等领域,在生产、生活中发挥着越来越重要的作用。     

嵌入式系统软硬件协同设计中的快速样机平台

提出一种嵌入式系统软硬件协同设计的快速样机平台设计方案，该方案使用系统级可编程芯片和处理机软核技术来构成快速样机平台所需的FPGA阵列和规模可调的处理机，以此实现软硬件的更紧密灵活的耦合和更小的通信延迟．可重构逻辑的应用使得该快速样机平台具有简单规整的结构，一方面使得快速样机平台之间的扩展连接更为容易，另一方面使得FPGA芯片中的逻辑资源能得到更充分利用．     

基于移动嵌入式系统硬/软件协同设计的EHSC算法

嵌入式系统设计的一个重要任务就是寻找硬/软件最佳搭配方案.随着系统复杂性的不断提高,采用嵌入式系统硬/软件协同设计是提高设计质量的有效手段.本文在讨论嵌入式系统设计一般方法的基础上,阐述了系统的硬/软件协同设计技术和硬件/软件划分方法,提出了以系统硬/软件划分策略为基础,系统组件的权重值为参考,组成元素划分为依据的设计理念,构造了基于移动环境的系统的硬/软件协同设计的EHSC（Embedded Hardware/Softwarre Codesign）模型.并依照此模型,实现了一种移动嵌入式系统“电子书包”阅读器的设计和开发.     

基于ARM的嵌入式系统硬件设计

随着计算机技术、微电子技术和网络技术的迅速发展,嵌入式系统在工农业等诸多领域得到了广泛的应用.传统的8位单片机已经暴露了本身资源有限的缺点,越来越不能适应日渐复杂的应用需求,而随着32位处理器价格的不断下降,采用更高性能的32位处理器作为嵌入式系统的核心成为更加合理的选择.ARM处理器是目前公认的业界领先的32位嵌入式RISC微处理器,已成为许多行业嵌入式解决方案的RISC标准.开发一个集嵌入式控制、高效数据采集和网络通信于一体,并提供友好的人机操作界面的硬件平台,对于提高智能嵌入式系统可靠性、组网灵活性很有意义.据此本文完成了基于CS89712的LCD显示(含触摸屏)、以太网和MAX125数据采集的嵌入式系统的硬件设计.     

基于ARM的嵌入式系统硬件设计

随着计算机技术、微电子技术和网络技术的迅速发展,嵌入式系统在工农业等诸多领域得到了广泛的应用。传统的8位单片机已经暴露了本身资源有限的缺点,越来越不能适应日渐复杂的应用需求,而随着32位处理器价格的不断下降,采用更高性能的32位处理器作为嵌入式系统的核心成为更加合理的选择。ARM处理器是目前公认的业界领先的32位嵌入式RISC微处理器,已成为许多行业嵌入式解决方案的RISC标准。开发一个集嵌入式控制、高效数据采集和网络通信于一体,并提供友好的人机操作界面的硬件平台,对于提高智能嵌入式系统可靠性、组网灵活性很有意义。据此本文完成了基于CS89712的LCD显示(含触摸屏)、以太网和MAX125数据采集的嵌入式系统的硬件设计。     

嵌入式系统协同验证环境的设计与实现

介绍了一个用来验证嵌入式系统硬件／软件,及其交互功能的硬件／软件协同验证环境,硬件／软件功能分别使用系统提供的ＥＨＤＬ语言及ＥＳＤＬ语言设计和描述,该协同验证环境由嵌入式软件调试器和嵌入式硬件模拟器组成,其采用了指令集结构的协同模拟模型,利用该集成环境,硬件／软件的设计错误可以在系统制造之前被发现并修改。     

基于软硬件协同的AFDX协议片上系统设计

在描述片上系统总体结构的基础上,详细介绍了硬件功能、软件功能及软硬件之间的接口,重点论述了基于同步调度或异步调度的调度器设计方案、基于Mealy有限状态机的虚拟链传输控制等关键技术。在EP1S40芯片上经过验证可满足航空电子全双工交换式以太网(AFDX)协议处理芯片的设计要求。     

软硬件协同设计方法的研究

论述了嵌入式系统软硬件协同设计的一般方法，结合CORSAIR、COOL和POLIS 3种有代表性的软硬件协同设计系统，对系统描述、软硬件划分、软硬件协同综合等几个主要设计步骤进行了研究与分析，并提出了新的思路和方法。     

SoC及其应用

介绍SoC和SoPC的功能特性及其应用，SoC技术的研究、发展和应用对社会信息化建设有重大意义。     

SoC设计中的IP核保护方法研究

对现有主要IP核保护方法的原理和性能进行了研究分析,指出了各种方法的优缺点,同时指出了IP核保护方法的发展方向.     

Acceleration of software algorithms using hardware/software co-design techniques

Currently there is significant interest in the design and implementation of embedded systems where the hardware and software subsystems are developed concurrently in order to meet design constraints. We present a development environment for general-purpose systems, where the objective is to accelerate the performance of software-based applications, which are specified by C programs. Such programs may be partitioned into hardware and software subsystems — a speed-critical region of the software is implemented in an FPGA in order to provide the performance acceleration. We also discuss two versions of the underlying system hardware architecture. Practical examples are given to illustrate our approach.     

SOC设计中的核心技术

随着集成电路深亚微米设计技术、制造技术的迅速发展，集成电路已经进入片上系统（System on a Chip，简称SoC）时代。SoC设计技术是以IP（Intellectual Property）核复用为基础，以软硬件协同设计为主要设计方法的芯片设计技术，本文从IP核复用技术、软硬件协同设计技术两个方面探讨了SoC设计中的核心技术。     

一种集成“龙芯1号”IP核的SoC的体系结构

提出了一种集成“龙芯1号”RISC CPU以及其它12种IP核的SoC的体系结构,并对其性能进行了分析。此外,还将该SoC与目前市场上存在的同类SoC的主要特征进行了对比,该SoC的设计目标定位在低成本、低功耗、高稳定性与安全性的32位嵌入式应用。     

深亚微米SoC芯片的可测试性设计

深亚微米工艺使SoC芯片集成越来越复杂的功能,测试开发的难度也不断提高。由各种电路结构以及设计风格组成的异构系统使测试复杂度大大提高,增加了测试时间以及测试成本。描述了一款通讯基带SoC芯片的DFT实现,这款混合信号基带芯片包含模拟和数字子系统,IP核以及片上嵌入式存储器,为了满足测试需求,通过片上测试控制单元,控制SoC各种测试模式,支持传统的扫描测试以及专门针对深亚微米工艺的,操作在不同时钟频率和时钟域的基于扫描的延迟测试模式,可配置的片上存储器的BIST操作以及其它一些特定测试模式。     

基于多性能指标的SoC软硬件划分方法研究

针对存在多种因素影响嵌入式系统综合性能的实际情况,详细分析了影响嵌入式系统性能的各项性能指标,提出了一种基于多性能指标评价的软硬件协同划分思想。利用SoC可重用的特性,将IP核复用及软件架构重用引入到软硬件划分算法当中。通过功能模块层的抽象,将复杂的嵌入式系统构成映射到数学上的DAG（Direct Acyclic Graph）之上。提出了性能指标优先级的概念,并通过在算法中加入对给定的参数数据预先处理及引入运筹学中分支定界的思想,优化了算法的求解,加快了算法的收敛速度,较之单纯的整个空间的条件遍历更优。     

面向工程的SoC技术及其挑战

系统集成芯片(SoC)是21世纪集成电路的发展方向，它以IP核复用技术、超深亚微米工艺技术和软硬件协同设计技术为支撑，是系统集成和微电子设计领域的一场革命。该文阐述了SoC的设计与验证、IP的开发与复用以及工程化SoC所面临的超深亚微米下的物理综合、软硬件协同设计、低功耗设计、可测性设计和可重用技术等方面的挑战。