用于时钟芯片的Pierce晶体振荡器设计

分析了Pierce晶体振荡器的起振条件以及传统结构的局限性.基于CSMC 0.5 μmCMOS工艺设计实现了一种应用于时钟芯片的32.768 kHz的Pierce晶体振荡器电路.采用自动增益控制(AGC)结构,提高了频率稳定性,降低了功耗;使用单位增益放大器稳定静态工作点,有效地减小了版图的面积.通过Spectre对电路进行仿真,结果显示,电源电压在1.5～5.5 V电路输出频率都有较好的精度,最大的频率误差为0.085%,阿伦方差为2×10-8/s,在3 V电源电压下,静态平均电流仅300 nA,版图面积为300 μm×150 μm,满足时钟芯片低功耗、高稳定性、较宽的电源适用范围和节约版图面积的要求.     

高稳定度和宽电源电压范围晶体振荡器芯片设计

基于0.6μm CMOS混合信号工艺设计了一款高稳定度、宽电源电压范围的晶体振荡器芯片。该芯片片内集成具有优异频率响应的振荡器电容和反馈电阻,只需外接石英晶体即可提供高稳定时钟源。测试结果表明:芯片最高工作频率可达40MHz;在振荡频率12MHz、负载电容15pF、电源电压从2.7V到5.5V变化时其频率随电源电压变化率小于1×10-6;电源电压为5V时芯片消耗总电流小于4mA。     

一种20M低相位噪声晶体振荡器的设计

设计了一种20M低相位噪声晶体振荡器.通过对振荡原理的分析,选取了Santos结构的振荡器进行设计.该晶体振荡器由主振荡电路、振幅控制电路两部分组成,用标准的0.18 μm CMOS工艺实现,并通过Cadence平台下的软件进行仿真.结果表明,所设计的晶体振荡器的相位噪声在偏离中心频率1kHz、10kHz、1MHz处的...     

一种快启动晶体振荡器

为满足低功耗射频前端电路对晶体振荡器启动时间的要求,本文通过求解任意注入频率下注入晶体谐振器的微分方程,分析了晶体谐振器内能量积累的行为,对频率注入快速启动晶体振荡器进行了理论分析,确定了最佳注入时间,最终提出了一种二次注入快速启动晶体振荡器。本文提出的二次注入快速启动分为三个过程,分别是粗糙频率注入、环形振荡器锁定和精确频率注入,在采用该二次注入频率锁定技术之后,晶体振荡器的启动时间由600μs缩短到30μs。本文所提出的40 MHz快启动晶体振荡器采用180 nm CMOS工艺进行仿真验证。     

一种低功耗高稳态电平位移电路

提出了一种新型低功耗、高稳态电平位移电路。该电路能将5 V输入电压转换为10 V输出电压,在电路的初态和电平转换过程中均保持高稳态。采用瞬态增强结构,能加速电平信号之间的转换,有效地减小了传输延迟,提高了电路稳定性。瞬态增强结构在稳定状态时不发挥作用,减小了静态功耗,获得了低功耗。基于标准0.35 μm BCD工艺和多5 V LDMOS耐压器件,对该电平位移电路在5 MHz频率下进行验证。结果表明,动态功耗仅为24.8 μA,上升沿响应速度仅为12.7 ns,下降沿响应速度仅为22.8 ns。该电路具有可靠性高、功耗低的优点。     

一种带振幅调节的晶体振荡器

设计了一种带振幅控制的晶体振荡器,用于32 768 Hz的实时时钟.振幅调节环采用源接地振荡器形式来得到高的频率稳定性和低的功耗.使用MOS管电阻有效的减小了版图面积.电路在0.35 μm、5 V CMOS工艺上实现,仿真和测试结果都能满足设计要求.     

一种高精度模数混合温度补偿晶体振荡器

提出了一种对石英晶体振荡器进行温度补偿的模数混合方法.该补偿芯片基于0.18μm标准CMOS工艺实现.采用模拟补偿网络和基于非挥发存储器的数字补偿网络相叠加的方法,对晶体振荡器进行间接补偿,实现了数模混合的片式化,降低了存储器的容量.该方法不需要高压CMOS和EEPROM浮栅器件,降低了工艺成本和功耗.补偿结果显示,温度频率稳定度达到10-7/-40℃～85℃,系统功耗为1.79 mA@1.8 V.     

一种低功耗高PSRR的基准电压源

提出一种基于耗尽型晶体管与增强型晶体管串联产生基准电源的无运算放大器结构电路.通过将两个基准电源电路级联,可以获得较好的电源抑制比特性,并保持较小的电压功耗.TT模型下的仿真结果表明,基准电源的电源抑制比(PRSS)在1 MHz下,低于-100 dB,-40～+125℃范围内的温度系数为13.7 ppm/℃,静态电流小于1 μA.     

一种高频低相噪晶体振荡器电路的设计

从李森模型出发,以100 MHz振荡器为例,详细介绍了一种高频低相噪晶体振荡器电路的设计思想和指导原则。考虑了振荡器中的几个关键电路的选用,并给出了电路原理图。采用ANSOFT SERENADE8.7进行计算机仿真得出电路的频谱、波形和相位噪声曲线图,并将其优化。根据仿真结果做出实际的电路,得出实测相位噪声为-154.97 dBc/Hz@kHz-、164.17 dBc/Hz@10 kHz。可以看出,该电路在低相噪方面有一定的特点。     

一种低功耗CMOS晶振电路的设计

本文提出一种低功耗晶振电路,电路采用一种P管和N管的栅端串联电容的反相器,这种反相器的启动电压低于P管和N管的阈值之和,整体电路消耗的电流大概为传统电路的1/5。此晶振电路基于MXIC 0.5μm仿真模型验证实现,整体电路消耗的功耗电流小于750nA。     

一种低功耗快速起振晶体振荡器

基于CSMC0.5μm40VBCD工艺,设计了一种32.768kHz的晶体振荡器电路。通过Matlab分析振荡条件,以指导电路设计;通过自动增益控制环路,使振荡器的起振时间低至206ms;由微电流的跨导放大器实现了集成电路中的大电阻,用在反馈电阻和滤波器中;环路稳定后,振荡器核心电路的电流仅为195nA,同时,该电路还提供占空比为46%的方波输出。     

一种高频低相噪表面贴装晶体振荡器的研制

介绍了高频低相噪表面贴装晶体振荡器的研制,说明了低相噪晶振设计时应考虑的几个方面,并给出了一组振荡器的对比测试以及研制的晶振测试结果。     

一种低功耗晶振电路的设计

文章提出一种适于片内集成的低功耗CMOS晶体振荡电路,使得电路的平均工作电流从几μA下降到1μA。仿真表明在正常情况下,电路的平均工作电流小于1μA。     

一种低功耗CMOS晶振电路的设计

文章提出一种适于片内集成的低功耗CMOS晶体振荡电路，使得电路的平均工作电流从几μA下降到1μA，仿真表明在正常情况下，电路的平均工作电流小于1μA。     

一种低相位噪声CMOS晶体振荡器的设计

运用小信号等效模型和负阻分析法,对晶体振荡器的起振条件进行分析,并用Matlab进行了仿真验证。采用TSMC 0.18μm CMOS工艺,设计了一种基于Pierce三点式振荡器结构的14MHz晶体振荡电路。提出了一种新的幅度控制电路,提高了振荡器相位噪声性能,并降低了功耗。仿真结果表明,振荡器的相位噪声达到-129.5dBc/Hz@1kHz和-143.658dBc/Hz@10kHz,具有优良的低相位噪声特性。     

一种高精度高稳定性振荡器的设计

提出了一种基于标准双极工艺、能同步外部时钟的低成本RC振荡器.由于采用迟滞技术和高压双极型工艺,振荡周期对温度、电压及工艺偏差均有很好的宽容度,且周期大小易于调整.在输入电压为5～40V、-55℃～125℃温度范围,以及三个电阻工艺偏差的情况下,进行HSPICE仿真.结果表明,在最坏情况下,振荡器周期的最大偏差为9.8%;在不考虑温度的情况下,由电压和电阻工艺偏差引入的振荡周期最大偏差为5.6%.该振荡器满足电源管理芯片要求,适合低成本AC-DC、DC-DC转换器和充电器等电源管理芯片的应用.