MIL-STD-1553B总线发送器IP核设计

为了开发具有自主产权的MIL-STD-1553B接口芯片,采用自顶向下的方法设计了一款专用的总线发送器IP核;通过自顶向下的方法完成系统设计与模块设计,使用VHDL语言书写发送器程序代码,以FPGA为平台对发送器进行了测试。结果表明,发送器的逻辑功能达到了设计要求,时序指标完全符合协议规范,实现了总线通信,具有消耗逻辑单元少的特点。     

基于 BU-61580的1553B总线控制器 IP核的设计与实现

为了满足对1553B协议处理器的特定需求,设计了BU -61580总线控制器IP核。运用专用芯片设计思想,描述了总体设计思路,在FPGA上采用模块化的方法进行逐步设计。为降低出错的可能性,首先对各子模块分别做验证,最后对整体逻辑进行测试。设计的IP核成本低,集成化程度高。通过大量仿真实验,结果表明IP核的功能符合设计要求。最后经过物理验证,正确实现各项功能,能满足特定场合的应用。     

基于1553B总线协议IP核的设计

简单介绍了美国军用数据总线标准MIL-STD-1553B总线协议,给出了通过自顶向下和模块化设计方法,使用VHDL硬件描述语言设计其IP核过程.在充分研究和理解1553B总线协议和参考DDC公司用户手册的基础上设计完成了该总线通信系统中的主要部件BC和RT的设计(即总线控制器和远程终端),在实现这两大功能基础上对存储器管理和错误处理等进行了有效解决.最后通过时序仿真验证了该IP核设计的正确性.     

一种1553B总线协议编解码器的设计研究

编解码器是1553B协议芯片中的重要组成部分。为了自主研发1553B总线协议的IP核,满足对1553B协议芯片的广泛需求,设计了基于1553B总线协议的编解码器。对编码器和解码器采用自顶向下和独立设计的方法,充分利用同步时钟方法,提高了可靠性,有效解决了数据间干扰和亚稳态问题。通过仿真验证,结果表明设计实现了编码与解码功能。最后在FPGA硬件平台上进行了实际调试,测试取得了良好的效果,结果符合设计要求。     

一种10Mb/s1553B总线接口的设计

1553B是一种数字式命令/响应型时分多路航空数据总线标准.传统的1Mb/s 1553B总线接口电路已不能满足现代高速航空、航天数据通讯的要求.介绍了10Mb/s 1553B总线接口的设计,对关键模块进行了详细分析与设计,并通过编译平台Modelsim6.0进行功能仿真,采用Xilinx VertexⅣFPGA硬件系统进行组网应用验证.结果表明,该设计满足1553B协议功能要求,总线速率达到10Mb/s,满足10Mb/s 1553B总线组网应用的需求.     

1553B总线监控器的设计与实现

在联合式航电系统的研制、生产和维护过程中,为准确的辨别航电设备与总线网络的故障,实现故障的快速准确定位,避免设备的无故障拆装,提高维护效率,设计了某型飞机1553B总线监控器。该设备以便携式工控机为显示控制和数据处理核心,通过扩展1553B总线接口卡和虚拟示波器卡构建一个通用化的硬件平台;根据航电总线ICD的特点,采用...     

基于PowerPC的1553B总线设计

文章阐述一种实现了PowerPC微处理器硬核和1553B总线协议模块的无缝连接方法,替代了传统的设计方法,有利于系统信息融合,提高整机的可靠性和稳定性,降低功耗。系统易实现、升级和移植,具有很强的适应性和可扩展性。     

1553B总线中曼彻斯特编解码器的设计

曼彻斯特编解码器是1553B总线协议的重要组成部分,其性能的好坏直接影响整个系统的通信质量。通过分析MIL-STD-1553B协议和GJB5186测试标准,制定出编解码器的设计规范。采用硬件描述语言（Verilog）设计电路,VCS对设计进行仿真,并利用Synplify Pro及ISE完成综合和布局布线的工作,最后载入Xilinx FPGA进行测试。在深入分析曼彻斯特码型特点的基础上,对编解码器的工作过程及逻辑电路结构进行详细介绍。提出的时钟分离电路比超前滞后数字锁相环更为简单有效。     

基于DSP的1553B总线系统设计与实现

在研究1553B总线协议特点的基础上,提出了一种基于DSP的1553B总线接口设计方案,详细描述了硬件电路的实现及软件驱动程序的编写.在电路中采用DSPTMS320F2812为核心处理单元,BU-64843为1553B协议执行元件,采用FPGA实现地址译码和逻辑控制功能.为了保证1553B总线消息处理的实时性,直接由下位机DSP控制1553B协议芯片,负责消息的读取、处理、写入和1553B协议芯片的初始化,通过对BU-64843寄存器的配置,使系统工作在BC/RT/MT模式.通信协议处理模块严格按照通信协议收发周期性消息,时间误差精度小于1μs.     

1553B总线组网研究

论文介绍了航空总线MIL-STD-1553B严格实时、高可靠的突出特点,并对总线标准中与其对应的针对性设计的基本结构和基本运作原理进行了分析,讨论了总线系统设计中除底层RT、BC、MT终端设计外的两个网络级核心问题：总线拓扑和总线控制。     

1553B总线远程端点数据链路层协议的FPGA实现

介绍了用FPGA设计实现MIL-STD-1553B总线远程端点的数据链路层协议,整个设计采用自顶向下的方式,实现程序分为4个模块,每个模块独立完成相关功能,最后通过顶层模块完成信号连接.该设计采用VerilogHDL编写,通过Modelsim和QuartusⅡ完成仿真和综合,最后在Altera公司Cyclone系列的FPGA上进行了实现,并通过实际应用对整个设计进行了验证.     

基于PCI总线的1553B总线接口电路的设计与实现

本文介绍了PCI总线和MIL-STD-1553B总线转换的实现方法。该设计使用PLX公司的PCI9052和DDC公司的1553B协议芯片BU-61580,通过ALTERA公司的FPGA芯片EP1K100进行PCI协议和1553B协议的转换。使用Visual C 完成对PCI的读写操作,进而控制61580芯片实现1553B总线的数据传输。最后成功实现了用计算机通过PCI卡完成1553B总线控制器(BC端)的功能,并通过了系统测试。     

基于FPGA的1553B总线消息收发系统的设计

根据1553B控制器输入输出标准和系统设计紧凑性、可靠性的要求,提出了基于现场可编程门阵列(FPGA)软核处理器Microblaze系统的数据收发方案。该方案实现了对1553B控制器的消息接收和发送功能。着重研究了硬件电路设计和总线功能仿真,并给出部分仿真和测试结果。经过实际使用验证了该方案能很好地满足1553B总线收发系统的要求。     

基于FPGA的1553B总线系统设计

针对卫星通信的复杂性和高可靠性,提出了一种基于Xilinx新型的嵌入Power PC440处理器硬核和美国DDC公司1553B协议芯片BU-61580构建的1553B总线系统。对1553B总线系统进行了简要介绍,针对1553B总线系统的软硬件设计和BU-61580三种工作模式的初始化进行了详细分析,对1553B总线系统进行了测试。测试结果表明该系统是可靠通信系统,设计满足1553B总线协议标准。     

基于DSP的1553B总线通讯检测仪的设计

MIL-STD-1553B标准是一种时分制,命令/响应,集中控制式多路传输的半双工串行数据总线标准,是一种国际公认的总线标准,已经被世界性的采用在陆海空装备上。本设计结合1553B总线特点,采用了现代流行的FPGA(现场可编程器件)和DSP(数字信号处理)相结合的技术,提出了一种基于TI公司的DSPTMS320F206进行数字信号处理,采用可编程器件实现曼彻斯特码编、解码的方法,给出了各组成模块的软、硬件的具体设计。     

1553B总线通讯的可靠性设计

为保证通讯的正常时序和避免空间环境[尤其是单粒子翻转效应（SEU）]对1553B总线通讯的危害性影响,建立了1553B总线通讯通用的失效模式分析模型。针对不满足通讯时序而引起的通讯失效,通过增加握手时序的方式加以避免。软件设计中针对典型的失效模式,如中断无法响应、帧格式错误等,给出与一般通讯软件不同的高可靠性软件设计流程,具体在设计方法上采取寄存器定时更新、存储区表决法以及冗余设计等可靠性措施避免失效,并通过对固定位置的存储单元模拟SEU故障注入的方式进行验证,降低了单粒子翻转的危害性,提高了1553B总线通讯的可靠性,具有普遍意义。