注入脉冲与局部放电UHF信号的等效性仿真研究

在进行GIS UHF传感器现场校核时注入的模拟脉冲和真实局部放电在GIS中传播衰减规律的等效性是保证传感器校核有效性的重要前提。本文通过建立与某220KV GIS尺寸一致的模型,仿真分析了注入脉冲与局部放电UHF信号的等效性,仿真过程中将信号源分别设置在GIS内部高压导杆和GIS金属法兰浇筑孔处来作为局部放电激励源和注入脉冲激励源。在仿真模型的内部设置了观测点来接收UHF电磁波信号,通过在观测点测量到的信号幅值来比较注入脉冲与局部放电UHF信号的衰减程度,同时使用FFT变换对信号波形进行了频谱分析。研究结果表明,注入脉冲UHF信号在时域和频域上均能很好地模拟局部放电UHF信号,在现场实验时可利用注入脉冲来代替局部放电来对UHF传感器进行校核。     

基于神经网络的干扰波形优化研究

对干扰信号进行快速而有效的波形优化是实施多目标电子干扰的必要条件。由于干扰波形的约束条件复杂，变量的维数很多．现有的波形优化方法优化的效果不太理想。本文采用神经网络方法对干扰波形进行了分析和研究，提出了解决干扰波形优化问题的神经网络方法。     

波形匹配技术在测试性仿真验证中的应用

测试性仿真验证方法是在电路EDA仿真分析和故障仿真注入的基础上提出来的,目的是弥补装备测试性实际验证实验中存在的不足,更加全面地分析验证装备的测试性水平;在仿真实验中,注入故障后各个测试点出现的故障现象分析,对测试性分析有重要的意义;因此提出将波形匹配技术运用于测试性仿真验证中,通过对仿真波形的分析获取测试点的故障信息,将小波变换和不变矩理论相结合提取仿真波形的特征,然后运用ReliefF算法优选出具有代表性的小波矩,最后将测试波形与标准仿真波形进行匹配识别,判断出测试点故障信息,识别率达到90%以上。     

电路等效模型的进化建模研究

介绍了一种利用遗传编程方法来建立电路的等效模型.并采用并行变异代替传统的变异操作以改善算法收敛性能.通过与传统方法生成的模型进行误差对比分析,表明遗传编程方法建立的模型具有更高的精度.     

无线电近感探测器回波的基带等效仿真方法

通过分析无线电近感探测器的信号收发过程,考虑了探测器的工作原理,建立了基带等效收发信号间的基带等效模型,兼顾了无线电信号实际传播的过程及多径衰落,实现了无线电近感探测器基带等效回波的基带等效仿真。利用该方法可实现多种探测器的回波仿真,并可仿真目标与探测器交会时的多普勒频率信号,具有计算量小、实现简单的优点。同时,通过构建无线电近感探测器的工作场景模型验证了该方法有效性,仿真结果表明用该方法仿真得到的时间波形其信号特性与强度均可反映目标与探测器交会的过程及其多普勒频率信息。     

射频电路PDE-ODE耦合系统瞬态仿真算法研究

研究基于MOSFET PDE模型的射频电路瞬态仿真算法．研究表明：采用开窗技术可以扩大射频电路：PDE-ODE耦合系统边界松驰迭代收敛的初始猜值选择范围，使得迭代过程收敛容易且快速，能明显地改善基于MOSFETPDE模型的射频电路PDE-ODE耦合系统仿真算法的收敛性。     

波形信道的建模与仿真

通信系统总体性能受到失真,噪声和通信信道产生的干扰的显著影响。这严重影响了通信效果。为了评估通信系统的性能．设计和优化发射机的信号处理操作,我们需要对通信信道进行建模和仿真。该文重点介绍了波形信道的建模与仿真中的多径衰落信道的仿真,波形级信道根据噪声,干扰,和其他扰动与被传输信号的结合,在接收机输入端产生一个失真和带噪声的波形信号来定义信道的。     

波形信道的建模与仿真

通信系统总体性能受到失真,噪声和通信信道产生的干扰的显著影响。这严重影响了通信效果。为了评估通信系统的性能,设计和优化发射机的信号处理操作,我们需要对通信信道进行建模和仿真。该文重点介绍了波形信道的建模与仿真中的多径衰落信道的仿真,波形级信道根据噪声,干扰,和其他扰动与被传输信号的结合,在接收机输入端产生一个失真和带噪声的波形信号来定义信道的。     

波形重现与冻结电路的制作

本文介绍一种对随机存储器RAM地址随机扫描的处理电路,此电路可以将输入的波形数据扫描、冻     

面向集成电路逻辑仿真的高效数字波形压缩方法

电路仿真在集成电路设计中占有十分重要的地位.超大规模集成电路仿真输出的信号波形会占用大量存储空间,输出波形的压缩对提升电路仿真效率至关重要.逻辑仿真的输出波形主要包含信号跳变时刻信号值,还包含全部信号名、信号类型、信号位宽等辅助信息.首先提出对辅助信息的压缩处理方法,然后针对信号值数据的特点改进现有工作中的信号名压缩方案,并据此提出一种更高效的数字波形压缩存储格式.所提出的格式有利于变长编码压缩的同时,可以使用通用压缩算法进行二次压缩,进一步提升了压缩率.最后通过引入并行策略,压缩和解压缩过程能够以3阶段流水线模式运行.在缩短压缩和解压缩时间的同时,能更好地与逻辑仿真器相结合.实验结果表明,所提方法的压缩率最大达到720倍,相较于现有方法,在更短的压缩、解压缩耗时下文件压缩率最大提升近23倍.     

组合电路等价性检验方法研究

分析了数字电路等价性检验方法的基本原理，对组合电路等价性检验方法进行了综合研究，讨论了各种方法的特点，指出了各种方法的优缺点及其适用场合，总结了组合电路等价性检验方法的发展规律，指出了未来的发展方向。     

基于Mining-SEC方法的电路等价性验证

针对时序电路的等价性验证难题,提出基于Mining-SEC的定界等价性验证方法。将待验证时序电路按时间帧展开为多项式符号代数表示的电路集合,利用时间序列数据挖掘方法挖掘其中的不变量和相应的全局约束,不变量可以是任意多项式。此外还可挖掘电路中的不合法约束和复杂的多项式关系,通过以上方法可以明显降低求解空间。使用基于SMT的验证引擎检验电路等价性。实验结果表明,该方法可以快速地实现验证收敛,得到平均1~2个量级的验证加速,并且可以有效消除虚假验证。     

Checking Combinational Equivalence of Speed-Independent Circuits

We introduce the notion of combinational equivalence to relate two speed-independent asynchronous (sequential) circuits: a golden hazard-free circuit C ₁ and a target circuit C ₂ that can be derived from C ₁ through only combinational decomposition and extraction. Both circuits are assumed to be networks of single-output basic gates; multiple output gates such as arbiters, toggles, and dual-rail function blocks are not considered. We say that the circuits are combinationally equivalent if the decomposition and extraction preserves the essential functionality of the combinational blocks in the circuit and does not introduce hazards. The paper's focus is the bottleneck of the verification procedure, checking whether C ₂ is hazard-free. We show that C ₂ is hazard-free if and only if all of its signals are monotonic and acknowledged . We then show how cubes that approximate sets of reachable circuit states can be used to give sufficient conditions for monotonicity and acknowledgement. These sufficient conditions are used to develop a verification technique for combinational equivalence that can be exponentially faster than applying traditional, more general verification techniques. This result can be useful for verifying logic synthesis and technology mapping procedures.     

带黑盒组合电路的等价性验证

为了在早期阶段发现电路设计错误,需要对包含未知部分的实现电路和规范电路进行等价性验证.本文提出了一种"分而治之"的方法,把电路划分成若干子电路,使用四值逻辑模拟技术对电路未知部分进行量化,然后对子电路的合取范式进行可满足性验证.这种方法增强了算法的错误检测能力,通过在ISCAS'85基准电路和10个简单组合电路上得到的两组实验数据表明了此算法的有效性和可行性.     

用于精确干扰的波形设计快速算法

精确干扰是电子战领域中广受关注的新概念,旨在避免电子干扰过程中对友方设备造成的电磁误伤,其核心思想是实现干扰能量在空域上的精准控制.然而,目前用于精确干扰的波形设计算法存在计算复杂度较高的问题,极易延误电子作战时机.针对这一问题,本文提出一种用于精确干扰的波形设计快速算法.根据精确干扰空间模型建立优化问题,采用Majorization-Minimization框架推导了目标函数的上界,通过迭代求解具有闭式解的子问题,从而得到了精确干扰的可用波形.仿真实验表明,本文算法在精确干扰指标上具有良好性能,并具有计算复杂度更低的优势.     

利用FAN算法进行组合电路的等价性检验

讨论了组合电路的等价性检验方法,分析了FAN算法的关键技术。利用该算法进行了组合电路的等价性检验,实验结果表明了该方法的有效性。     

基于BDD的组合电路等价性检验

本文分析了基于BDD的组合电路等价性检验；讨论了构造输出函数的二叉判定图BDD的不同方法，并分析了BDD间布尔操作的不同的算法的异同；然后给出了一种基于BDD的组合电路等价性检验方法。     

Equivalence Problems for Circuits over Sets of Natural Numbers

We investigate the complexity of equivalence problems for {∪,∩,⁻,+,×}-circuits computing sets of natural numbers. These problems were first introduced by Stockmeyer and Meyer (1973). We continue this line of research and give a systematic characterization of the complexity of equivalence problems over sets of natural numbers. Our work shows that equivalence problems capture a wide range of complexity classes like NL, C ₌ L, P,Π₂^P, PSPACE, NEXP, and beyond. McKenzie and Wagner (2003) studied related membership problems for circuits over sets of natural numbers. Our results also have consequences for these membership problems: We provide an improved upper bound for the case of {∪,∩,⁻,+,×}-circuits.     

不同模糊控制器的仿真研究

本文主要介绍了模糊查询表确定中,多种参数变化所确定的模糊查询表,采用基于模糊查询表的方法来设计模糊控制器。通过仿真研究了不同形状隶属度函数及不同反模糊化方法的模糊控制器对控制效果的影响,最终选出控制效果较优的模糊查询表,供实际编程时使用。